0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

趋肤效应对DDR走线绕等长的影响

wFVr_Hardware_1 来源:硬件十万个为什么 2023-01-30 09:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

手机上LPDDR5怎么看不到绕线等长设计?频率越来越高,为什么DDR绕线等长的要求却越来越低了?其实从LPDDR3开始,手机上很少有见到夸张的绕线了,都是直接芯片公司提供的DOME板来Copy线的。

最早是做X86架构的电脑主机板的,DDR部分要单独分出一个人力来绕线的。首先,DDR绕线等长要考虑芯片内部长度(Pin Delay),也就是仅仅保证CPU到DDR的Pin to Pin的长度相等是不行的,要考虑CPU和DDR内部的芯片内部焊接长度Pin Delay,而且CLK线的长度要比Data线长出200mil左右。

c5f5f28e-a03d-11ed-bfe3-dac502259ad0.png

图 1 DDR绕线的PCB

元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件,逻辑+存储通常为2到4层,存储型PoP可达8层。外形高度会稍微高些,但是装配前各个器件可以单独测试,保障了更高的良品率,总的堆叠装配成本可降至最低。器件的组合可以由终端使用者自由选择, 对于3G移动电话,数码像机等这是优选装配方案。

c5fe9a6a-a03d-11ed-bfe3-dac502259ad0.png

从 LPDDR4开始,手机线路板上大多使用POP焊接工艺,直接焊接在CPU的背部焊盘上,很少有见到在PCB板子上的,比如华为的P30,可以看到DDR的空间被一颗EMMC替代,DDR4和CPU已经使用POP工艺立体叠装在同一个地方了。

c6089970-a03d-11ed-bfe3-dac502259ad0.png

c6114930-a03d-11ed-bfe3-dac502259ad0.png

图 2 CPU与DDR的POP立体贴装工艺 那究竟为什么到DDR5,频率提高了,反而很少绕线了呢?答案是:不是不绕,而是绕了等长也没用。为了解答这个问题,不妨先一起来做一个仿真的习题。

【题目】下图有甲乙两根都是100mil的信号线,如果各有一个高电位信号开始从1传输到2,哪根线的2端先收到信号?

c61fd3e2-a03d-11ed-bfe3-dac502259ad0.png

图 3 【A】甲2先收到 【B】乙2先收到 【C】同时收到

如果把信号线当作一个高速公路,电荷是一辆车(当然电荷移动速度是很慢的),那肯定是直线路况最好,车速最快,应该选A;如果考虑到电流的速度都是按照6mil/ps,那就是虽然有拐弯,但整体路线长度是一样的,到达时间应该也是一样的,应该选C。

那到底是A还是C呢?使用ADS来对这两根信号线进行仿真,下图为仿真结果,蓝色和红色分别是甲和乙的时域波形图,可以看到乙刚开始一直领先的,在上升到0.8的时候,甲开始追上乙,然后提前到达0.9的高度上。至于为什么没有达到1那是另外一个问题,咱们不做考虑,那结果就是甲先到达了吗?当然不是这么简单的,衡量一个信号至高电平,一般下限为70%,也就是高电平是1V,到达0.7V就可以达到置1的效果,就像咱们考试,达到60分就及格了,不一定非要人人100分,信号也是如此的。

c625cbd0-a03d-11ed-bfe3-dac502259ad0.png

那接下来就要看甲和乙谁先到达0.7V的位置了,从上图很明显可以看到红色线首先到达0.7V的位置, 那就说明是乙先到的,所以答案不是A,也不是C,而是B,意不意外?

那接下来咱们就分析下为什么答案选B,首先在PCB上的铜箔走线是有宽度的,我们知道信号有个特性,就是会自动寻找最近的路径,比如两点信号总会寻找到最近的回流路径。可以把甲乙两根线看成一个跑道,而电子就是一个个的运动员,如果信号的频率很低,这些电子就可以迈着整齐的步伐跑步了,就像咱们上学时候的早上出操,可以保持队形。

但进入高频以后就不一样了,就像咱们1000米跑步,大家都知道内侧的距离最短,都会争抢着去跑道的内侧,这个时候就无法保持原来整齐的队形了。

电子也是一样的,它就像赛车手一样,很聪明的自动寻找内侧的最短路径,如下图中绿色的路径,这样就造成了实际的路径长度要远远小于100mil, 弯曲的部分越多,实际的路径就越短。

c641ff62-a03d-11ed-bfe3-dac502259ad0.png

但这个问题还没有结束,我们知道PCB上铜箔不仅有宽度,还有厚度,由于蚀刻的原因,铜箔的横截面形成上窄下宽的梯形结构。由于高频中存在趋肤效应,所有的电子都是走在趋肤深度范围内的,如下图所示。阴影部分是电子通过的空间,上部白色部分,实际上是没有作用的,这也就是高频板的铜箔为什么都是很薄的,因为厚了也没什么效果,反而会浪费钱,就像路修的再宽,也没有车子通过一样的道理。

c649f60e-a03d-11ed-bfe3-dac502259ad0.png

这是趋肤深度的计算公式,可以看到趋肤深度和频率是反比关系。

c652bb86-a03d-11ed-bfe3-dac502259ad0.png

频率越高,趋肤深度就越小,电子回流路径就越贴近PCB板。了解了趋肤深度和频率的关系,我们再回头看图6,趋肤深度越小,就意味着铜箔的宽度越宽,因为梯形结构,越往下宽度越大。线路越宽,也就代表着走内侧的路径就会更短,这个应该可以想象出来的,如果乙的线宽0.1mm,走内的距离是98mil,那如果线宽是0.12mm,那走内侧的距离可能就是96mil。

所以,最终得出的结论是:频率越高,线路弯曲造成的实际传输距离差异就越大。绕线做等长,反而没有好处,既然绕线等长没有效果,那如何保证信号同步呢?那这个答案是只有通过仿真。 但很多公司都没有仿真工程师的职位,而且仿真要占据很多的时间。这个时候芯片厂家的 Turn key 服务就很到位,会提供仿真好的CPU和DDR的线路给ODM和品牌商,如下图是MTK公司提供的MT6771的PCB图,而且不同的层数和阶数也会有不同的PCB图提供。

c6588282-a03d-11ed-bfe3-dac502259ad0.png

c6588282-a03d-11ed-bfe3-dac502259ad0.png

MT6771的DDR和CPU走线 有了厂家提供的走线,设计公司只要直接copy过来使用就可以了,包括CPU和DDR的相对位置都要一模一样,所有的DDR线不能做任何更改,包括删掉一个GND孔。这也就是手机设计中EDA工程师不需要自己走DDR线的原因,当然厂家提供的DDR走线肯定也没有做等长绕线的。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 元器件
    +关注

    关注

    113

    文章

    4946

    浏览量

    98187
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11217

    浏览量

    222952
  • DDR
    DDR
    +关注

    关注

    11

    文章

    747

    浏览量

    68531
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    到底DDR线能不能参考电源层啊?

    ,一般来说,要去牺牲不那么高速的DDR模块线了。 没办法,谁叫你速率没有高速信号那么高,关键是你还要用那么多层去布线,所以只能牺牲DDR信号了。那这样就尴尬了,很多PCB工程师觉得
    发表于 11-11 17:46

    到底DDR线能不能参考电源层啊?

    虽然我看到过DDR线参考电源平面也能调试成功的案例,但是依然不妨碍我还想问:到底DDR线
    的头像 发表于 11-11 17:44 509次阅读
    到底<b class='flag-5'>DDR</b><b class='flag-5'>走</b><b class='flag-5'>线</b>能不能参考电源层啊?

    技术资讯 I Allegro 设计中的线约束设计

    本文要点在进行时序等长布线操作的时候,在布线操作的时候不管你是蛇形线还是折线,约束管理器会自动帮你计算长度、标偏差,通过精确控制线长度
    的头像 发表于 09-05 15:19 901次阅读
    技术资讯 I Allegro 设计中的<b class='flag-5'>走</b><b class='flag-5'>线</b>约束设计

    AD设计DDR3时等长设计技巧

    本文紧接着前一个文档《AD设计DDR3时等长设计技巧-数据线等长 》。本文着重讲解DDR地址线
    发表于 07-29 16:14 2次下载

    AD设计DDR3时等长设计技巧

    的讲解数据线等长设计。      在另一个文件《AD设计DDR3时等长设计技巧-地址线T型等长
    发表于 07-28 16:33 4次下载

    AD7792电流源输出在线时,如果线过长,且线很细10mil,会导致电流源大小衰减吗?

    AD7792电流源输出在线时,如果线过长,且线很细10mil,会导致电流源大小衰减吗?
    发表于 06-11 07:22

    allegro软件线命令下参数不显示如何解决

    在PCB设计中,线命令是频繁使用的功能之一。执行走线命令后,通常会在Options面板中显示线宽、层、角度等设置选项,用于调整线参数。然
    的头像 发表于 06-05 09:30 1490次阅读
    allegro软件<b class='flag-5'>走</b><b class='flag-5'>线</b>命令下参数不显示如何解决

    DDR模块的PCB设计要点

    在高速PCB设计中,DDR模块是绝对不过去的一关。无论你用的是DDRDDR2还是DDR3,只要设计不规范,后果就是——信号反射、时序混乱
    的头像 发表于 04-29 13:51 2256次阅读
    <b class='flag-5'>DDR</b>模块的PCB设计要点

    机柜配线架的线方式

    机柜配线架的线方式是网络布线工程中的关键环节,直接影响机房管理效率、设备散热性能和后期维护便利性。合理的线设计需要兼顾功能性、美观性和可扩展性,以下从规划原则、
    的头像 发表于 04-28 10:44 1451次阅读
    机柜配线架的<b class='flag-5'>走</b><b class='flag-5'>线</b>方式

    何为趋肤效应

    的原因是什么?最根本的原因就是:当交变的电流通过导体时,导体中心部分发生涡旋电场,阻碍了原本电流的流向,导致大部分电子被迫只能导体的边缘部分。 那趋肤效应有什么危害? 纯分享贴,有需要可以直接下载附件获取文档! (如果内容有帮助可以关注、点赞、评论支持一下哦~
    发表于 04-21 11:37

    PCB Layout中的三种线策略

    = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出,直角线带来的电容效应是极其微小的。由于直角线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我
    发表于 03-13 11:35

    屏蔽线的工作原理 屏蔽线的类型及分类

    屏蔽线的工作原理 屏蔽线的工作原理主要是基于金属屏蔽层对电磁波的反射、吸收以及趋肤效应。当电磁波遇到金属屏蔽层时,大部分电磁波会被反射回原路径,从而减少电磁波对电线内部信号的影响。同时,电磁波在穿过
    的头像 发表于 02-17 17:00 3364次阅读

    高速信号线越短越好吗为什么

    在高速数字电路设计中,信号线的长度是一个至关重要的考量因素。随着数据传输速率的不断提升,信号完整性、时序准确性和系统可靠性等方面的挑战也随之增加。本文将深入探讨高速信号线长度优化的重要性,解析为何在高速电路中,
    的头像 发表于 01-30 15:56 1385次阅读

    PCB线与电磁兼容:如何巧妙平衡与协同

    PCB线,本质上是在电路板上通过蚀刻铜箔形成的导线,负责在众多电子元件之间精准无误地传导电流与信号。来与捷多邦小编一起了解PCB线有多重要吧。
    的头像 发表于 12-25 11:15 753次阅读

    是否存在有关 PCB 线电感的经验法则?

    本文要点PCB线具有电感和电容,这两者共同决定了线的阻抗。有时,了解线的电感有助于估算因串
    的头像 发表于 12-13 16:54 3799次阅读
    是否存在有关 PCB <b class='flag-5'>走</b><b class='flag-5'>线</b>电感的经验法则?