介绍使用SVA的几个优势
1. SVA支持多时钟域（clock domain crossing (CDC)）逻辑，例如异步FIFO。
2. SVA是一种描述语言，可读性比较强。
3. 可以方便描述可执行的设计规格，而不是一些模棱两可的自然语言。
4. 可用来检查设计不允许的异常场景，或者设计必须满足的规格等等
5. 支持开发参数化的check ，在不同模块或者不同项目之间复用，甚至在Formal工具和EDA仿真工具之间复用。
6. 可以通过“bind”方式加载到RTL上，不需要修改RTL。
7. 相比黑盒用例，SVA更容易定位。
8. “assert”可用于Formal属性证明。
9. “assume”可用于Formal输入场景约束
10. “cover”可用于Formal覆盖率
最后，验证环境中每一个约束都应该是一个assert，需要在集成验证环境或者周边模块验证环境中检查。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
fifo
+关注
关注
3文章
369浏览量
43074 -
CDC
+关注
关注
0文章
55浏览量
17685 -
SVM
+关注
关注
0文章
154浏览量
32190
原文标题：使用SVA的几个好处/特性/优势
文章出处：【微信号：芯片验证工程师，微信公众号：芯片验证工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
SVA断言是基于边沿还是电平呢？
SVA断言是一个强时序的技术，很多时候SVA的实际时序和验证工程师的期望可能不同，这种不同很难调试定位。下面是一个SVA断言的示例，验证工程师期望断言当检测到req的上升沿后，再持续高电平6个周期
发表于 08-25 15:57
介绍一些SVA基本的概念和常用的语法
logic [3:0] gnt,output logic op_error );三、基本概念在介绍SVA之前，我们先来澄清几个容易混淆的概念，尤其是assertion和assumption，傻傻分不清
发表于 10-27 16:37
SVA上广电D2559F彩色电视机电路电电路图
SVA上广电D2559F彩色电视机电路图，SVA上广电D2559F彩电图纸，SVA上广电D2559F原理图。
发表于 05-15 16:40
•115次下载
SVA上广电LA76931机芯彩电电路图
SVA上广电LA76931彩色电视机电路图，SVA上广电LA76931彩电图纸，SVA上广电LA76931原理图。
发表于 05-15 17:25
•172次下载
SVA上广电D2972－73系列彩电电路图
SVA上广电D2972－73彩色电视机电路图，SVA上广电D2972－73彩电图纸，SVA上广电D2972－73原理图。
发表于 05-23 10:55
•175次下载
使用SVA的几个好处
SVA支持多时钟域（clock domain crossing (CDC)）逻辑，例如异步FIFO。
2. SVA是一种描述语言，可读性比较强。
聊聊形式验证中的SVA
SVA，即SystemVerilog Assertion，在simulation和Formal都有极为广泛的应用，这里介绍一些基本的概念和常用的语法。
工商网监
评论