60GHz视距回程链路随时可提高蜂窝容量

基于 Xilinx Zynq SoC 和 ADI V 波段芯片组的完整 60 GHz 双向数据通信方案可提供出色的性能和灵活性，服务于小型蜂窝回程市场。

全球蜂窝网络对数据的需求不断增加，运营商正在寻找到2030年将容量增加5000倍的方法。1实现这一目标需要信道性能提高5×，分配频谱增加20×，蜂窝基站数量增加50×。

这些新小区中的许多将被放置在大多数流量来源的室内，光纤是将流量汇回网络的首选。但是，有许多户外位置的光纤不可用或连接成本太高，对于这些情况，无线回程是最可行的选择。

提供 5 GHz 的免许可频谱，并且不需要视线 （LOS） 路径。但是，由于流量大和天线方向图宽，带宽有限，并且几乎可以保证来自该频谱其他用户的干扰。

60 GHz的通信链路正在成为为满足容量需求所需的数千个室外小区提供这些回程链路的主要竞争者。该频谱也是未经许可的，但与 6 GHz 以下的频率不同，它包含高达 9 GHz 的可用带宽。此外，高频允许非常窄和聚焦的天线方向图，这些天线方向图在一定程度上抗干扰，但需要LOS路径。

基于FPGA和基于SoC的调制解调器越来越多地用于各种无线回程解决方案，因为使用它们的平台可以是模块化和可定制的，从而降低了OEM的总拥有成本。对于这些链路的无线电部分，收发器已集成到硅基IC中，并封装成低成本的表面贴装部件。

商用器件可用于构建完整的60 GHz双向数据通信链路，如图1中的解决方案所示。该设计由赛灵思和赫梯微波公司（现为ADI公司的一部分）开发，包括一个赛灵思调制解调器和一个ADI公司的毫米波无线电。该链路满足小型蜂窝回程市场的性能和灵活性要求。

图1.完整双向数据通信链路的高级框图。

如图 1 所示，创建此链路需要两个节点。每个节点包含一个发射器（带有调制器）及其关联的模拟发射器链，以及一个接收器（带有解调器）及其关联的模拟接收器链。

调制解调器卡与模拟和分立设备集成在一起。它包含以数字方式实现的振荡器，以确保频率合成的准确性，并且所有数字功能都在FPGA或片上系统（SoC）中执行。这款单载波调制解调器内核支持从 QPSK 到 256 QAM 的调制，通道带宽高达 500 MHz，数据速率高达 3.5 Gbps。该调制解调器还支持频分双工 （FDD） 和时分双工 （TDD） 传输方案。稳健的调制解调器设计技术可降低本振的相位噪声影响。包括强大的低密度奇偶校验 （LDPC） 编码，以提高性能和链路预算。

毫米波调制解调器

毫米波调制解调器使基础设施供应商能够为其无线回程网络开发灵活、成本优化和可定制的链路。它具有完全自适应、低功耗、占用空间小的特点，可用于部署室内和全室外点对点链路以及点对多点微波链路。该解决方案使运营商能够构建可扩展和现场可升级的系统。

图2进一步详细介绍了在基于SoC的解决方案中实现的数字调制解调器。除了可编程逻辑（PL）之外，该平台的可扩展处理系统（PS）还包含双ARM Cortex-A9内核，带有集成内存控制器和用于外设的多标准I / O。®®

图2.用于无线调制解调器应用的所有可编程 SoC。

该 SoC 平台用于执行各种数据和控制功能，并启用硬件加速。集成毫米波调制解调器配有PHY、控制器、系统接口和数据包处理器，如图2所示。但是，根据所需的体系结构，您可以插入、更新或删除不同的模块。例如，您可以选择实现 XPIC 组合器，以便可以将交叉极化模式下的调制解调器与另一个调制解调器一起使用。该解决方案在PL中实现，其中SERDES和I/O用于各种数据路径接口，例如调制解调器和数据包处理器、数据包处理器和存储器或调制解调器间或DAC/ADC之间的接口。

调制解调器 IP 的其他一些重要功能包括通过自适应编码和调制 （ACM） 自动无中断和无差错状态切换，以保持链路运行;自适应数字闭环预失真（DPD），以提高RF功率放大器的效率和线性度;同步以太网 （SyncE） 用于保持时钟同步和干簧-所罗门或 LDPC 前向纠错 （FEC）。FEC 的选择基于设计要求。LDPC FEC是无线回传应用的默认选择，而Reed-Solomon FEC是低延迟应用（如前传）的首选。

LDPC 实现经过高度优化，并利用 FPGA 并行性进行编码器和解码器完成的计算。结果是明显的信噪比增益。您可以通过改变 LDPC 内核的迭代次数来应用不同级别的并行性，从而优化解码器的大小和功能。您 还 可以 根据 通道 带 宽 和 吞吐量 约束 对 设计 进行 建模。

该调制解调器解决方案还带有用于显示和调试的图形用户界面（GUI），并且能够实现高级功能，例如通道带宽或调制选择，以及低级功能，例如硬件寄存器的设置。为了实现图1所示解决方案的3.5 Gbps吞吐量，调制解调器IP以440 MHz时钟速率运行。它使用五个千兆位收发器 （GT） 作为连接接口，以支持 ADC 和 DAC，并使用更多 GT 用于 10 GbE 有效负载或 CPRI 接口。

毫米波收发器芯片组

ADI公司针对小型蜂窝回程应用优化了该设计中使用的第二代硅锗（SiGe）60 GHz芯片组。发射器芯片是一个完整的模拟基带至毫米波上变频器。改进的频率合成器以 250 MHz 步长覆盖 57 GHz 至 66 GHz，相位噪声低，可支持至少 64 QAM 的调制。输出功率已增加到大约 16 dBm 线性功率，而集成功率检测器监控输出功率，使其不超过监管限值。

发射器芯片提供IF和RF增益的模拟控制或数字控制。使用高阶调制时，有时需要模拟增益控制，因为离散增益变化可能会被误认为幅度调制，从而导致误码。内置SPI接口支持数字增益控制。

对于需要在窄通道中进行更高阶调制的应用，可以绕过内部频率合成器，将相位噪声更低的外部PLL/VCO注入发射器。

图3显示了支持高达1.8 GHz带宽的发射器芯片的框图。MSK 调制器选项可实现高达 1.8 Gbps 的低成本数据传输，无需昂贵且耗电的 DAC。

图3.HMC6300 60 GHz发射器IC框图。

接收器芯片与该器件相辅相成，同样经过优化，可满足小型蜂窝回程应用的苛刻要求。接收器的输入P1dB显著增加到−20 dBm，IIP3显著增加到−9 dBm，以处理短距离链路，其中碟形天线的高增益导致接收器输入端的高信号电平。

其他主要特性包括：最大增益设置下的低6 dB噪声系数;可调低通基带滤波器和高通基带滤波器;与发射器芯片相同的新型频率合成器，支持57 GHz至66 GHz频段的64 QAM调制，以及对IF和RF增益进行模拟或数字控制。

接收器芯片的框图如图4所示。请注意，接收器还包含一个AM检波器，用于解调幅度调制，例如开/关键控（OOK）。此外，FM 鉴别器解调简单的 FM 或 MSK 调制。这是对I/Q解调器的补充，该解调器用于恢复QPSK和更复杂的QAM调制的正交基带输出。

图4.HMC6301 60 GHz接收器IC框图

发射器和接收器均采用 4 mm × 6 mm BGA 型晶圆级封装。这些表面贴装部件将实现低成本制造用于回程应用的无线电板。

示例毫米波调制解调器和无线电系统的框图如图5所示。除了FPGA、调制解调器软件和毫米波芯片组外，该设计还包含许多其他组件。它们包括一个双通道、12位、1 GSPS ADC、一个四通道16位、高达2.8 GSPS TxDAC和一个超低抖动时钟频率合成器，支持ADC和DAC IC上采用的JESD204B串行数据接口。

图5.使用 Xilinx 和 ADI IC 的参考设计示例。

演示平台

图6所示平台由赛灵思和ADI公司联合创建，用于演示目的。该实现方案包括 Xilinx 开发板上基于 FPGA 的调制解调器、包含 ADC、DAC、时钟芯片和两个无线电模块评估板的行业标准 FMC 板。

图6.演示平台在行动。

该演示平台包括一台用于调制解调器控制和视觉显示的笔记本电脑，以及一个可变RF衰减器，用于复制典型毫米波链路的路径损耗。开发板上的 FPGA 执行 WBM256 调制解调器固件 IP。开发板上的行业标准FMC夹层连接器用于连接到基带和毫米波无线电板。

毫米波模块卡在基带板上。这些模块具有用于 60 GHz 接口的 MMPX 连接器以及可选使用外部本地振荡器的 SMA 连接器。

该平台包含演示频分双工连接每个方向在 250 MHz 信道中高达 1.1 Gbps 的点对点回程连接所需的所有硬件和软件。

模块化和可定制

由于FPGA是高度模块化和可定制的，因此在用于构建无线回程应用平台时可以降低成本。在为小型蜂窝回程市场的毫米波调制解调器解决方案选择商用器件时，请选择高能效的 FPGA/SoC 和高性能宽带 IP 内核。在为宽带通信和开关功能选择GT时，高速也是一个需要考虑的因素。寻找一种可以扩展以支持多种产品变体的解决方案，从运行在相同硬件平台上每秒几百兆比特的低端小型蜂窝回程产品到 3.5 Gbps。

对于无线电部分，采用表面贴装部件封装的收发器IC将降低制造成本。市场上的器件将满足小型蜂窝部署的无线回程需求的功率、尺寸、灵活性和功能要求。此外，还可购买高性能数据转换器和时钟管理IC，用于完成无线回程链路。

审核编辑：郭婷