0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence Allegro在PCB中手动或者自动添加差分对属性

凡亿PCB 来源:未知 2022-12-16 08:00 次阅读

Cadence AllegroPCB中手动或者自动添加差分对属性

设计PCB过程中,若设计中有差分对信号,则需要将是差分的2个信号设置为差分对,设置差分对有2种方式:手动添加及自动添加

一、手动添加差分对:

1、点击Setup-Constraints-Constraint Manager调出CM规则管理器,然后到Physical规则管理器下点击Net-All Layers,然后在右侧栏中选中2根需要设置为差分对的信号,按Ctrl键全选中后右击,选择Create-Differential Pair,如图1所示;

94eebade-7cd1-11ed-8abf-dac502259ad0.png

图1 创建差分对图示

2、在弹出的对话框中设置好差分对的名称,点击Create,即可创建差分对规则,如图2所示;

950239f6-7cd1-11ed-8abf-dac502259ad0.png

图2 Create Differential Pair选项卡

3、创建后即可在此管理器中生成差分对,如图3所示。

9512a534-7cd1-11ed-8abf-dac502259ad0.png

图3 手动创建的差分对图示

二、自动生成差分对:

1、可以从上述步骤中的Create Differential Pair选项卡中点击Auto Setup选项,如图4所示;

95249582-7cd1-11ed-8abf-dac502259ad0.png

图4Create Differential Pair选项卡

2、在弹出的对话框中,在Filter的2个对话框中输入差分对的后缀(一般是“+、-”或者“P、N”),如图5所示;

953412b4-7cd1-11ed-8abf-dac502259ad0.png

图5Differential Pair Automatic Setup选项卡

3、输入后,在Prefix的框中点击一下,软件会自动将识别出来的差分信号列在其下的方框内,如图6所示;

95475b80-7cd1-11ed-8abf-dac502259ad0.png

图6Differential Pair Automatic Setup选项卡

4、然后点击Create,即可自动将设计中的差分对自动创建好并且会生成Log结果列表,如图7所示。

955ae65a-7cd1-11ed-8abf-dac502259ad0.png

图7Diff Pairs Automatic Setup Log File图示

声明: 本文凡亿教育原创文章,转载请注明来源!投稿/招聘/广告/课程合作/资源置换请加微信:1323741820795745ed2-7cd1-11ed-8abf-dac502259ad0.png    分享点赞在看“三连”支持! 点击“阅读原文”查看更多干货文章


原文标题:Cadence Allegro在PCB中手动或者自动添加差分对属性

文章出处:【微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4220

    文章

    22472

    浏览量

    385782

原文标题:Cadence Allegro在PCB中手动或者自动添加差分对属性

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cadence Allegro16.5教程

    电子发烧友网站提供《Cadence Allegro16.5教程.pdf》资料免费下载
    发表于 04-17 09:22 0次下载

    PCB设计布线Cadence 20问

    Cadence Allegro现在几乎成为高速板设计中实际上的工业标准,版本是2011年5月发布的Allegro 16.5。和它前端产品 Capture 的结合,可完成高速、高密度、多层的复杂
    发表于 01-05 15:34 260次阅读

    如何快速为DB块变量添加属性

    有些情况需要为PLC DB块变量添加一些属性,常规的做法是在DB块中选中这个变量,然后打开变量属性输入属性名称和属性值。
    的头像 发表于 01-02 14:18 709次阅读
    如何快速为DB块变量<b class='flag-5'>添加</b><b class='flag-5'>属性</b>

    AD9446 LVDS信号线的PCB走线的分对间等长有没有要求?

    我的AD9446的工作LVDS模式下,请问对于AD9446(100MHz),LVDS信号线的PCB走线的分对间等长有没有要求?(PS:16对
    发表于 12-18 06:26

    如何在Cadence Allegro软件中制作通孔焊盘

    通孔焊盘可以说是PCB中最常见的焊盘之一了,对于插针等插件元器件的焊接,其采用的焊盘大都是通孔焊盘。下面就来简单介绍一下如何在Cadence Allegro软件中制作通孔焊盘。
    的头像 发表于 10-21 14:10 1585次阅读
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>软件中制作通孔焊盘

    如何在Cadence Allegro软件中制作槽孔焊盘

    槽孔是指钻孔形状不是圆形的通孔,某些体积较大的开关的封装会采用槽孔。下面就来简单介绍一下如何在Cadence Allegro软件中制作槽孔焊盘。
    的头像 发表于 10-21 14:08 809次阅读
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>软件中制作槽孔焊盘

    如何在Cadence Allegro软件中制作过孔

    过孔也是PCB中最常见的孔之一,它用于连接双面板和多层板中各层之间的走线。下面就来简单介绍一下如何在Cadence Allegro软件中制作过孔。
    的头像 发表于 10-21 14:07 1947次阅读
    如何在<b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b>软件中制作过孔

    PCB文件PROTEL到ALLEGRO的转换技巧

    Protel DXP在输出Capture DSN文件的时候,没有输出封装信息,在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息,这也
    发表于 10-20 15:11 420次阅读

    Cadence推出新版Cadence Allegro与 OrCAD PCB软件

    新版Allegro与OrCAD使用多阶段预发布的方式确保内容与质量能够符合客户的需要。来自北美、欧洲、亚洲和日本的20多家客户参与了多阶段测试计划。参与测试计划的客户与Cadence的合作伙伴包括
    发表于 10-17 14:55 618次阅读

    Cadence_Allegro_PCB设计详细教程

    Cadence_Allegro_PCB_设计详细教程全集下载
    发表于 09-28 07:13

    Allegro_PCB_设计详细教程

    Cadence_Allegro_PCB_设计详细教程全集下载
    发表于 09-27 06:02

    Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮上

    Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮上
    的头像 发表于 09-25 09:12 2062次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-3-将网络显示在焊盘、走线、铜皮上

    Cadence Allegro 22.1-1-2-放置除原理图以外的封装-M3定位孔为例

    Cadence Allegro 22.1-1-2-放置除原理图以外的封装-M3定位孔为例
    的头像 发表于 09-25 09:11 1346次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-2-放置除原理图以外的封装-M3定位孔为例

    Cadence Allegro 22.1-1-1-导入DXF板框详细步骤

    Cadence Allegro 22.1-1-1-导入DXF板框详细步骤
    的头像 发表于 09-25 09:09 2747次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Allegro</b> 22.1-1-1-导入DXF板框详细步骤

    请问在Cadence中钻孔重叠如何检查呢?

    使用Cadence Allegro进行PCB设计时,经常用到Subdrawing功能进行走线和孔的复用,Subdrawing的孔和线避免不了与原用的线和孔进行重叠。
    的头像 发表于 09-22 10:45 1589次阅读
    请问在<b class='flag-5'>Cadence</b>中钻孔重叠如何检查呢?