0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence Allegro在PCB中手动或者自动添加差分对属性

凡亿PCB 来源:未知 2022-12-16 08:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Cadence AllegroPCB中手动或者自动添加差分对属性

设计PCB过程中,若设计中有差分对信号,则需要将是差分的2个信号设置为差分对,设置差分对有2种方式:手动添加及自动添加

一、手动添加差分对:

1、点击Setup-Constraints-Constraint Manager调出CM规则管理器,然后到Physical规则管理器下点击Net-All Layers,然后在右侧栏中选中2根需要设置为差分对的信号,按Ctrl键全选中后右击,选择Create-Differential Pair,如图1所示;

94eebade-7cd1-11ed-8abf-dac502259ad0.png

图1 创建差分对图示

2、在弹出的对话框中设置好差分对的名称,点击Create,即可创建差分对规则,如图2所示;

950239f6-7cd1-11ed-8abf-dac502259ad0.png

图2 Create Differential Pair选项卡

3、创建后即可在此管理器中生成差分对,如图3所示。

9512a534-7cd1-11ed-8abf-dac502259ad0.png

图3 手动创建的差分对图示

二、自动生成差分对:

1、可以从上述步骤中的Create Differential Pair选项卡中点击Auto Setup选项,如图4所示;

95249582-7cd1-11ed-8abf-dac502259ad0.png

图4Create Differential Pair选项卡

2、在弹出的对话框中,在Filter的2个对话框中输入差分对的后缀(一般是“+、-”或者“P、N”),如图5所示;

953412b4-7cd1-11ed-8abf-dac502259ad0.png

图5Differential Pair Automatic Setup选项卡

3、输入后,在Prefix的框中点击一下,软件会自动将识别出来的差分信号列在其下的方框内,如图6所示;

95475b80-7cd1-11ed-8abf-dac502259ad0.png

图6Differential Pair Automatic Setup选项卡

4、然后点击Create,即可自动将设计中的差分对自动创建好并且会生成Log结果列表,如图7所示。

955ae65a-7cd1-11ed-8abf-dac502259ad0.png

图7Diff Pairs Automatic Setup Log File图示

声明: 本文凡亿教育原创文章,转载请注明来源!投稿/招聘/广告/课程合作/资源置换请加微信:1323741820795745ed2-7cd1-11ed-8abf-dac502259ad0.png    分享点赞在看“三连”支持! 点击“阅读原文”查看更多干货文章


原文标题:Cadence Allegro在PCB中手动或者自动添加差分对属性

文章出处:【微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4391

    文章

    23743

    浏览量

    420765

原文标题:Cadence Allegro在PCB中手动或者自动添加差分对属性

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    原理图手动连线太繁琐,自动连线来救场!

    原理图绘图中有比较多且繁琐的操作,还极其容易出错。比如:1.逐条网络命名:原理图中为大量重要的电源、时钟、分对网络手动添加有意义的名称(
    的头像 发表于 11-10 18:30 440次阅读
    原理图<b class='flag-5'>手动</b>连线太繁琐,<b class='flag-5'>自动</b>连线来救场!

    2025 Cadence 中国技术巡回研讨会即将开启 ——系统设计与分析专场研讨会(上海站)

    Cadence PCB 设计与封装设计及多物理场分析的前沿进展,聚焦 Allegro X、Sigrity、Optimality、Celsius、Clarity 等工具的创新应用,
    的头像 发表于 10-20 16:09 528次阅读
    2025 <b class='flag-5'>Cadence</b> 中国技术巡回研讨会即将开启 ——系统设计与分析专场研讨会(上海站)

    技术资讯 I Allegro PCB 如何快速布局

    本文要点PCB布局的核心是“信号流”和“电源流”,常规的手动拖拽,容易忙中出错,茫茫飞线里玩“一起来找茬”,眼睛都快要瞅瞎了,仅为了找一个电容R1该放置
    的头像 发表于 09-26 23:31 4313次阅读
    技术资讯 I <b class='flag-5'>在</b> <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>中</b>如何快速布局

    技术资讯 I Allegro PCB 设计布线优化

    本文要点作为一名资深的电子设计工程师,Allegro中将走线优化好、散热调整好、阻抗控制精准,能够为后期调试和改板省下不少心力,好处就不用多说了!上期我们介绍了如何利用约束管理器去约束我们的走线
    的头像 发表于 09-12 16:07 1w次阅读
    技术资讯 I <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> 设计<b class='flag-5'>中</b>布线优化

    技术资讯 I Allegro设计的过孔阵列设计

    本文要点PCB上的过孔放置是一个巨大的工程量,可能是给大电流铺路,可能是给芯片底下散热,或者是屏蔽用的“铜墙铁壁”。传统方式的手动一个个放,调间距,对齐?稍微改个尺寸或位置,好家伙,全得重来!想想
    的头像 发表于 08-22 16:35 1498次阅读
    技术资讯 I <b class='flag-5'>Allegro</b>设计<b class='flag-5'>中</b>的过孔阵列设计

    技术资讯 I 图文详解约束管理器-分对规则约束

    Allegro约束管理器搞差分对,简直是把高速设计的「地狱模式」切换成「新手村」!上期我们介绍了盲/埋孔的使用,本期我们将教会大家如何使用Cadence的约束管
    的头像 发表于 08-08 17:01 927次阅读
    技术资讯 I 图文详解约束管理器-<b class='flag-5'>差</b><b class='flag-5'>分对</b>规则约束

    Allegro更新原理图导入网表后,Xnet混乱何解?

    更新原理图后导入网表后,Allegro莫名其妙将原本组合好的Xnet的自动组合成新的Xnet。这些Xnet是没有模型存在的(去掉过模型导入的),现在就是组合成一个Xnet后分设置
    发表于 07-25 15:15

    借助Cadence工具简化PCB设计流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平台的 Sigrity X Aurora PCB Analysis 来缩短 PCB 设计周期,并提供了有关他们使用该软件的经验的更多见解。
    的头像 发表于 07-01 14:34 1624次阅读

    凡亿Allegro Skill字符功能-添加中文字符

       使用Allegro软件进行PCB设计的过程,我们可能会遇到一个问题,那就是该软件并不支持直接放置中文字符,它仅支持英文字符。特别是
    的头像 发表于 07-01 11:52 2098次阅读
    凡亿<b class='flag-5'>Allegro</b> Skill字符功能-<b class='flag-5'>添加</b>中文字符

    高速PCB设计挑战 Allegro Skill布线功能 自动创建match_group

    进行高速PCB设计的过程,常常会遇到一个挑战,那就是高速信号的时序匹配问题。为了确保信号的同步到达,设计者需要对特定的高速信号组进行等长设计。手动进行这样的操作可能会非常繁琐且容易
    的头像 发表于 06-16 11:54 2055次阅读
    高速<b class='flag-5'>PCB</b>设计挑战  <b class='flag-5'>Allegro</b> Skill布线功能 <b class='flag-5'>自动</b>创建match_group

    手动添加cubeMX的软件自动生成代码后,编译出现’rtthread.elf’:No Such File 的错误怎么解决?

    手动添加cubeMX的软件自动生成代码后,编译出现’rtthread.elf’:No Such File 的错误。
    发表于 06-12 07:46

    Allegro Skill布线功能-添加分过孔禁布区

    高速PCB设计分过孔之间设置禁止布线区域具有重要意义。首先它能有效减少其他信号线对分信号的串扰,保持
    发表于 05-28 15:19 831次阅读
    <b class='flag-5'>Allegro</b> Skill布线功能-<b class='flag-5'>添加</b><b class='flag-5'>差</b>分过孔禁布区

    作为硬件工程师,你用那款PCB 设计软件?超全EDA工具整理!

    Altium Designer 23 Altium Designer 24 Altium Designer 25 2. Cadence Allegro 核心功能: 高端PCB布线工具,支持高密度互连
    发表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安装包

    包括了Capture原理图设计、PSpice仿真、Alelgro PCB Editor及PCB SI组件 系统需求Cadence SPB 22.1 的安装包不再支持Windows 7 以及
    发表于 05-22 16:50 6次下载

    Cadence SPB OrCAD Allegro24.1安装包

    Cadence SPB(Silicon Package Board)是一套电子设计自动化(EDA)软件套件,主要用于集成电路、封装和PCB的设计、仿真和验证。它提供了一整套从设计到生产的工具,支持
    发表于 05-22 16:45 28次下载