应变硅（Strained Silicon）

应变硅技术是指在利用工艺过程中不同材料晶格常数失配或材料热膨胀差异产生的应力使硅原子发生应变的技术。根据应变的不同，应变硅可以分为压应变硅（硅原子间距收缩）和张应变硅（硅原子间距扩张）两种。压应变所产生的应力称为压应力或压缩应力，张应变所产生的应力称为张应力或拉伸应力。

在先进集成电路工艺中，引入应变硅技术的主要目的是通过提高载流子迁移率来增大场效应晶体管驱动电流。由于晶格结构的变化，应变硅的能带结构会发生改变，因此通过引入适当的应变，可以减小载流子的有效质量，降低载流子传输过程的散射概率，从而提高载流子的迁移率，这是应变硅能够提升器件性能的机理。

在IC芯片制造工艺中，采用的主流应变技术有全局应变和局域应变两大类。全局应变是指利用器件薄层材料和晶片之间的自然晶格常数失配，在整个器件薄层材料内产生相对一致的应变。局域应变是指在器件表面局部区域引入应力，通过局部区域作用到 MOS 器件沟道。局域应变作用的效果与器件结构密切相关，而应力临近度（即局域应力层临近器件沟道的距离）是一个重要的指标。

在锗硅衬底上外延生长硅薄层是常见的全局应变工艺，较大的锗硅晶格常数将使硅薄层的晶格常数大于 原始值，从而在硅层内形成张应变，其应力大小主要由硅薄层厚度与锗硅虚衬底中锗的含量决定。与全局应变不同，局域应变主要通过在芯片制造工艺中局部引入应力来实现，如在器件源漏区选择性外延锗硅外延等，其产生的应力不仅与锗的浓度相关，而且与器件的结构（尤其是外延层对沟道的临近度） 有密切关系。

另外，由于应力还受到栅侧墙介质、浅槽隔离介质、硅化物或绝缘夹层的影响，虽然研究结果表明电子的迁移率在应变硅材料中可以提升 70%，但是制成器件后实测的改善效果却小于理想结果。由此可见，器件结构和工艺流程因素限制了器件性能的提升。

根据应变的作用方向差异，应变还可以分为双轴应变（Biaxial Strain，在晶片表面的x和y两个方向上形成相对一致的应力）和单轴应变 （Uniaxial Strain，在晶片表面主要沿单一方向的应变）。 针对 CMOS 应用的研究结果表明，沿沟道方向的张应力有利于提升电子迁移率，故用于 n-MOS 器件；而沿沟道方向的压应力有助于提升空穴迁移率，故用于p-MOS 器件。

集成电路发展到 90nmn 节点以后，开始在 MOSFET 器件中使用应变硅技术，早期引入的应变硅技术包括针对 p-MOS 器件的锗硅源漏外延技术和针对 n-MOS 器件的应力层技术。

锗硅源漏外延技术是指在p-MOS 器件的源漏区域选择性外延生长原位掺杂的锗硅，利用锗硅晶格常数高于硅，在器件沟道区产生压应变。采用应力层技术可以生长一层应力层介质材料，通过热作用等在器件沟道区产生应变，如应力记忆技术 （Stress Memorization Technique， SMT） 和接触孔刻蚀停止层（Contact Etch Stop Layer， CESL）技术。

根据工艺的不同，应力层技术可以产生张应变和压应变，目前最常用的是n-MOS 器件的张应变层。此外，还可以引入双应力层 （Dual Stress Liner， DSL）在p-MOS 和n-MOS 器件上分别实现压应变和张应变，但其集成难度大，较少用于实际工艺中。

对于n-MOS器件而言，还可以在源漏选择性外延碳化硅层或极高磷掺杂浓度的Si ：P层，产生沿沟道方向的张应变。

审核编辑 ：李倩