0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

IBM全新AIU芯片:5nm工艺,230亿晶体管!深度学习处理性能强劲!

Carol Li 来源:电子发烧友网 作者:李弯弯 2022-11-24 01:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/李弯弯)不久前,IBM 研究院推出了一款AI处理器,名为人工智能单元(Artificial Intelligent Unit,AIU),这是IBM首个用于运行和训练深度学习模型的完整 SoC。IBM声称,其比通用CPU工作更快、更高效。

AIU:32个处理器核心、230亿个晶体管

这款AIU芯片是IBM研究院AI硬件中心投入五年开发出的结果,AI硬件中心于2019年启动,专注于开发下一代芯片与AI系统。该中心的目标是,计划未来每年将AI硬件效率提升2.5倍。到2029年,将AI模型的训练和运行速度拉高1000倍。

据IBM介绍,该芯片采用5nm制程工艺,共有32个处理器核心和230亿个晶体管,在设计易用性方面,与普通显卡相当,能够介入任何带有PCI插槽的计算机或服务器。AIU芯片,旨在支持多种格式并简化从图像识别到自然语言处理的人工智能工作流程。

AIU芯片与传统用于训练的GPU芯片有何不同?一直以来,深度学习模型依赖于CPU加GPU协处理器的组合进行训练与运行。GPU最初是为沉浸图形图像而开发,后来人们发现其在AI领域有着显著优势,因此GPU在AI训练领域占据了非常重要的位置。

IBM开发的AIU并非图形处理器,它是专为深度学习模型加速设计的,针对矩阵和矢量计算进行了优化。AIU能够解决高复杂计算问题,并以远超CPU的速度执行数据分析。

AIU芯片有何特点呢?过去这些年,AI与深度学习模型在各行各业中快速普及,同时深度学习的发展也给算力资源带来了巨大的压力。深度学习模型的体量越来越大,包含数十亿甚至数万亿个参数。而硬件效率的发展却似乎跟不上深度学习模型的增长速度。

过去,计算一般集中在高精度64位与32位浮点运算层面。IBM认为,有些计算任务并不需要这样的精度,于是提出了降低传统计算精度的新术语——近似计算。

如何理解呢?IBM认为对于常见的深度学习任务,其实并不需要那么高的计算精度,就比如说人类大脑,即使没有高分辨率,也能够分辨出家人或者小猫。也就是说各种任务,其实都可以通过近似计算来处理。

在AIU芯片的设计中,近似计算发挥着重要作用。IBM研究人员设计的AIU芯片精度低于CPU,而这种较低精度也让新型AIU硬件加速器获得了更高的计算密度。IBM使用混合8位浮点(HFP)计算,而非AI训练中常见的32位或16点浮点计算。由于精度较低,因此该芯片的运算执行速度可达到FP16的2倍,同时继续保持类似的训练效能。

IBM在AI芯片技术上的不断升级

在去年2月的国际固态电路会议(ISSCC 2021)上,IBM也曾发布过一款性能优异的AI芯片,据IBM称它是当时全球首款高能效AI芯片,采用7nm制程工艺,可达到80%以上的训练利用率和60%以上的推理利用率,而通常情况下,GPU的利用率在30%以下。

有对比数据显示,IBM 7nm高能效AI芯片的性能和能效,不同程度地超过了IBM此前推出的14nm芯片、韩国科学院(KAIST)推出的65nm芯片、平头哥推出的12nm芯片含光800、NVIDIA推出的7nm芯片A100、联发科推出的7nm芯片。

IBM去年推出的这款7nm AI芯片支持fp8、fp16、fp32、int4、int2混合精度。在fp32和fp8精度下,这款芯片每秒浮点运算次数分别达到16TFLOPS和25.6TFLOPS,能效比为3.5TFLOPS/W和1.9TFLOPS。而被业界高度认可的NVIDIA A100 GPU在fp16精度下的能效比为0.78TFLOPS/W,低于IBM这款高能效AI芯片。

IBM在官网中称,这款AI芯片之所以能够兼顾能效和性能,是因为该芯片支持超低精度混合8位浮点格式((HFP8,hybrid FP8)。这是IBM于2019年发布的一种高度优化设计,允许AI芯片在低精度下完成训练任务和不同AI模型的推理任务,同时避免任何质量损失。

可以看到IBM此次发布的新款AIU与去年2月发布的7nm AI芯片,都采用了IBM此前提出的近似计算。从性能来看,去年推出的那款AI芯片一定程度上甚至超过了目前业界训练场景普遍使用的NVIDIA A100 GPU,而今年新推出的AIU无论是在制程工艺、晶体管数量上都有升级,可想而知性能水平将会更高。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53534

    浏览量

    459098
  • IBM
    IBM
    +关注

    关注

    3

    文章

    1853

    浏览量

    76781
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    三星公布首批2纳米芯片性能数据

    三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管
    的头像 发表于 11-19 15:34 1030次阅读

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 09-15 15:31

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    为我们重点介绍了AI芯片在封装、工艺、材料等领域的技术创新。 一、摩尔定律 摩尔定律是计算机科学和电子工程领域的一条经验规律,指出集成电路上可容纳的晶体管数量每18-24个月会增加一倍,同时
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    。那该如何延续摩尔神话呢? 工艺创新将是其途径之一,芯片中的晶体管结构正沿着摩尔定律指出的方向一代代演进,本段加速半导体的微型化和进一步集成,以满足AI技术及高性能计算飞速发展的需求。
    发表于 09-06 10:37

    今日看点丨蔚来自研全球首颗车规5nm芯片!;沃尔沃中国区启动裁员计划

    低延时,快速响应。”此外,李斌还表示,这款芯片对全行业开放,谁想用都可以找我们,还可以降本。   据悉,神玑NX9031芯片和底层软件均实现自主设计,拥有超过500亿晶体管
    发表于 07-08 10:50 1969次阅读

    下一代高速芯片晶体管解制造问题解决了!

    在半导体工艺演进到2nm,1nm甚至0.7nm等节点以后,晶体管结构该如何演进?2017年,imec推出了叉片
    发表于 06-20 10:40

    苹果A20芯片深度解读

    工艺,相较iPhone 17 Pro搭载的A19 Pro(3nm N3P)实现代际跨越。 ​ 性能与能效 ​:晶体管密度提升15%,同等功耗下性能
    的头像 发表于 06-06 09:32 2618次阅读

    薄膜晶体管技术架构与主流工艺路线

    导语薄膜晶体管(TFT)作为平板显示技术的核心驱动元件,通过材料创新与工艺优化,实现了从传统非晶硅向氧化物半导体、柔性电子的技术跨越。本文将聚焦于薄膜晶体管制造技术与前沿发展。
    的头像 发表于 05-27 09:51 2303次阅读
    薄膜<b class='flag-5'>晶体管</b>技术架构与主流<b class='flag-5'>工艺</b>路线

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新一代汽
    的头像 发表于 04-16 10:17 744次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车<b class='flag-5'>工艺</b>上实现流片成功

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    晶体管电路设计与制作

    这本书介绍了晶体管的基本特性,单电路的设计与制作, 双管电路的设计与制作,3~5电路的设计与制作,6以上电路的设计与制作。书中具体内容
    发表于 02-26 19:55

    鳍式场效应晶体管制造工艺流程

    FinFET(鳍式场效应晶体管)从平面晶体管到FinFET的演变是一种先进的晶体管架构,旨在提高集成电路的性能和效率。它通过将传统的平面晶体管
    的头像 发表于 02-17 14:15 2226次阅读
    鳍式场效应<b class='flag-5'>晶体管</b>制造<b class='flag-5'>工艺</b>流程

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm
    的头像 发表于 01-03 10:35 1023次阅读

    IBM与Rapidus在多阈值电压GAA晶体管技术的新突破

    Rapidus 的 2nm 制程生产流程之中。 IBM 宣称,当制程推进到 2nm 阶段时,晶体管的结构会从长久以来所采用的 FinFET(鳍式场效应
    的头像 发表于 12-12 15:01 994次阅读