MIL-STD-1553 IP核挑战传统IC实施

自发布以来的四十年中，MIL-STD-1553正在从传统的集成电路（IC）发展到与现场可编程门阵列（FPGA）集成的知识产权（IP）内核。IP 核实施的优势包括降低成本、随着时间的推移升级和调整设计的能力、更小的尺寸占用空间以及改进的采购。选择 IP 核的设计人员必须考虑验证测试、代码大小、FPGA 支持以及与传统软件的兼容性。

MIL-STD-1553于1973年推出，是一种双冗余串行总线，广泛用于航空电子和空间应用。1553最初用于F-16，以1 Mbps的数据速率将总线控制器（BC）连接到多达31个远程终端（RT）设备。

1553年早期的设计相当复杂：BC和RT单元使用变压器连接到处理器的总线，而收发器将模拟信号转换为数字信号。数字控制器将数字信号转换为曼彻斯特代码，根据1553规范管理接收和传输数据的整个过程。

大约 15 年后，第一个门阵列专用集成电路 （ASIC） 被生产出来，提供可以处理 1553 板整个数字部分的单个芯片。大约在同一时间，模拟收发器从分立器件压缩到单个模块中。接下来，几家公司创建了混合电路，将所需的数字和模拟部件集成到单个IC中。一旦推出，这些单混合信号IC作为1553通信的解决方案主导了市场。

快进到今天：MIL-STD-1553中的最新新兴技术是IP核。1553 IP 核与其他用户逻辑集成到 FPGA 中，为设计人员提供了优于传统 1553 IC 的众多优势。

IP 核的优势

成本更低

将 1553 功能嵌入到 FPGA 中，满足其他设计要求，可显著节省成本。除了FPGA的成本外，每个1553节点的增量价格只是模拟收发器和IP核使用许可证的成本。由于模拟收发器供应商众多，因此定价具有竞争力，这种架构可以以适量的价格将 1553 节点价格降低 50% 以上的成本。

升级能力

一旦将1553 IC焊接到电路板上，器件的功能就无法改变。由于 FPGA 可以重新编程，因此 1553 功能可以增强、修改，甚至在需要时替换为新的 IP 核。这种架构还允许各种总线器件配置，例如一个、两个或多个通道，甚至不同的接口类型，例如WB-194或H009，而无需对FPGA技术或PCB硬件进行任何更改。FPGA 使升级变得简单，因为它们可以在现场重新编程 - 在某些情况下甚至可以通过 1553 总线。

更少的电路板空间

IP核通常消耗普通FPGA的2%至15%，通常使其能够集成到已经处理特定设计中其他功能的FPGA中。在这种情况下，只需要一个额外的小型模拟接收器即可实现1553，从而减小了PCB所需的尺寸。图 1（第 32 页）显示了一个 PCI 夹层卡 （PMC），它将 8 个 1553 个通道封装在 74 mm x 143 mm 的封装中。

提交前轻松评估

IP 供应商可根据要求快速提供免费的 IP 核评估，并且可以在为 PCB 布线单个走线之前评估和模拟所有功能。这些示例可能包括内核的有限版本，允许完整内核中包含的 95% 的功能。设计人员可以检查仿真，集成有限的IP核，并在实验室中测试行为，这将降低风险、成本和设计时间。

面向未来的设计

IP 核不是特定于 FPGA 的，如果第一个 FPGA 部件过时，可以将该核移动到不同的 FPGA 部件。这种兼容性使用户能够轻松更新其电路板和FPGA器件，同时保持经过验证的功能。

消除单一来源

每个 1553 IC 都具有独特的接口和功能，因此几乎不可能轻松更换供应商的器件，因为它需要重新设计硬件和软件。拥有唯一的来源会增加价格、可用性和过时问题。IP 核实现消除了这些问题。一旦IP核授权给客户，供应链就会得到简化。客户将EDIF网表形式的IP核集成到FPGA中，并从各种分配源自行采购FPGA，从而消除了对1553 IC供应商的依赖。

选择 IP 核时的重要考虑因素

MIL-STD-1553 IP核可从多家公司获得，正如您所料，性能和质量可能会有所不同。为了为其特定应用选择最佳解决方案，设计人员应比较 1553 个 IP 核的关键属性。

第一个是 1553 验证测试。需要完整的 1553 验证测试来证明 IP 核是否符合 MIL-STD-1553 电气和软件要求。选择已通过第三方测试批准的IP核将防止项目后期出现意外和延迟。另一个需要考虑的是小代码大小。如前所述，与IC相比，IP核的优势之一是IP核可以驻留在FPGA中，FPGA也可以执行其他功能。为了在保持FPGA成本合理的同时为这种附加功能留出空间，IP核需要最少的FPGA资源。

支持一系列 FPGA 供应商和系列

设计人员的另一个考虑因素是，IP 核应适合任何 FPGA 供应商和系列。FPGA 系列的范围从通用到具有特定特性（如抗辐射性、低功耗、非易失性和高内存量）的器件。设计人员可以为其应用选择合适的FPGA，IP供应商应该能够为这些器件提供适当的网表。生成网表的VHDL源代码在代码风格上应独立于供应商，以支持所有FPGA系列。

多个时钟域可能会在FPGA设计中产生开销，或者在某些情况下会导致数据读/写周期错误。因此，重要的是，IP核支持目标板上已有的时钟频率，例如PCI Express（125 MHz）或PCI（33/66 MHz）。

最后一个考虑因素是与传统软件的兼容性。软件集成是从基于 IC 的设计迁移到 IP 核的应用的关键考虑因素。在许多情况下，设计人员不希望对其现有的工作软件环境进行更改。IP 核应与传统 1553 IC 软件兼容，允许设计人员以最小的风险将现有的 1553 IC 替换为基于 FPGA 的 IP 核。

专门用于军事、航空电子设备的 IP 核

与传统的 1553 IC 相比，IP 核具有许多优势，包括成本更低、尺寸更小、易于更新、可用性提高和生命周期控制。结合 FPGA 和 IP 核的优势，为 MIL-STD-1553 接口提供了小尺寸、稳健、可靠且面向未来的解决方案，非常适合定制电路板实施。

与Sital Technology合作，提供MIL-STD-1553 IP核心产品，专为军事，航空航天和航空电子应用而设计。用户可以在各种可用的配置和接口之间进行选择。从小型 1553 前端（专为没有 CPU 控制系统的简单应用而设计）到最复杂的实现（CPU 使用本地总线或使用 PCIe 或 PCI 总线）。

Sealevel 提供的所有 IP 核均可与任何 FPGA、时钟频率和 1553 收发器配合使用。每个 IP 核都经过第三方测试，并提供与现有 IC 的软件兼容性。

审核编辑：郭婷