昊芯RISC-V开源指令集构架获得评委高度肯定
日前，以“创业同心相聚创新”为主题的HICOOL2022全球创业者峰会暨全球创业大赛圆满落幕。作为参赛企业，北京中科昊芯科技有限公司参评的《基于RISC-V架构的数字信号处理器DSP》项目从全球91个国家和地区的5016个创业项目中脱颖而出，获得评委高度肯定，喜获大赛三等奖！
昊芯独创性地在全球范围内率先采用RISC-V开源指令集构架，重新定义新一代高性能低功耗通用DSP核H28x，并打造出HX2000系列DSP芯片，其主要性能指标全面优于国际主流厂商芯片，同时功耗更低、性价比更高。相关技术打破国外产品垄断，颠覆了国外技术话语权，从根本上解决了长期以来困扰国内DSP应用市场两大难题——生态和知识产权，并构建起完善的处理器产品生态系统，产品可广泛应用于工业控制及电机驱动、数字电源、光伏、储能、新能源汽车、消费电子、白色家电等领域。
HICOOL全球创业者峰会暨创业大赛——专为创业者而生，致力于打造多层级、多维度、多元化的国际创业模式，面向全球寻找优质项目，助力其在北京快速发展。HICOOL 2022全球创业者峰会暨创业大赛在全球范围内设置7大报名赛区，广泛征集海外创业项目和本土创业项目。大赛共设置140个项目奖席位和28个伯乐奖席位，总奖励资金为1亿元人民币。
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
开源
+关注
关注
3文章
4348浏览量
46446 -
RISC-V
+关注
关注
49文章
2952浏览量
53559 -
中科昊芯
+关注
关注
5文章
85浏览量
6026
原文标题：昊芯闻丨喜讯！昊芯荣获HICOOL 2022全球创业大赛三等奖！
文章出处：【微信号：HAAWKING2019，微信公众号：中科昊芯】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
RISC-V异常中断机制全解析
RISC-V 作为开源、模块化的精简指令集架构，其异常中断机制是保障系统可靠运行、响应外部事件与处理内部错误的核心支撑。
智芯公司RISC-V强实时CPU芯片通过赛西实验室权威检测
近日，智芯公司研发的RISC-V强实时CPU芯片成功通过工信部中国电子技术标准化研究院赛西实验室（CESI）的权威检测，这标志着智芯公司在基于RISC-V
易灵思FPGA RISC-V自定义指令的使用方法
RISC-V（Reduced Instruction Set Computing-V）是一个开源指令集架构（ISA），它的设计目标是提供一个简洁、可扩展且高效的
喜讯|昊芯RISC-V DSP荣获“中国芯”RISC-V生态推广奖
成果，成功斩获"RISC-V生态推广示范案例"奖项！这是对中科昊芯坚持自主创新、推动RISC-V产业化、构建开放共赢生态体系的权威认可。技术突破：R
risc-v P扩展(一) P指令集简介
解码、医学成像、计算机视觉、嵌入式控制、机器人技术、人机界面等。
P指令集扩展提高了RISC-V CPU IP产品的DSP算法处理能力。随着RISC-V P指令集扩展的增加，
发表于 10-23 07:40
RISC-V指令集手册中F指令部分
本文主要讲解RISC-V指令集手册中F指令部分
RISC-V标准中采用了符合IEEE 754-2008算术标准的单精度浮点计算指令，对于浮点
发表于 10-22 08:18
RISC-V B扩展介绍及实现
B扩展简介
RISCV B扩展指的是RISCV用于位运算加速的一个扩展指令集，目的是使用一条指令实现原本需要2-3条指令才能实现的位操作指令。具体包含内容如下：
B扩展就是
发表于 10-21 13:01
10万奖金池，等你挑战！CIE全国RISC-V创新应用大赛火热报名中
为推动RISC-V技术的创新和应用，中国电子学会联合国内优势单位，聚焦基于第五代精简指令集计算原理建立的开放指令集架构（RISC-V），在全国范围组织发起了以“启
明晚开播 |开源芯片系列讲座第28期：高性能RISC-V微处理器芯片
是一种开放（Open）指令集架构（ISA）标准。本报告探讨了RISC-V指令集架构标准区别于其它主流ISA的不同特点，以及这些特点对于国产微处理器芯片（CPU）的重
芯新闻|昊芯亮相第五届RISC-V中国峰会，共绘开源芯片新纪元
展会现场7月盛夏，万众瞩目的第五届RISC-V中国峰会在上海张江科学会堂成功举办，昊芯携最新RISC-V架构芯片及多款解决方案精彩亮相，展示了近年来在
RISC-V 手册
以下是关于RISC-V的详细介绍，结合其核心技术特点与当前发展现状：核心概念RISC-V（第五代精简指令集）是一种基于精简指令集（RISC）
发表于 07-28 16:27
•11次下载
中移芯昇成功举办RISC-DSP指令集研讨会，发布VDSP IP
2025年7月16日，在上海2025RISC-V中国峰会期间，由中移芯昇主办，隼瞻科技协办的峰会同期活动：RISC-DSP指令集研讨会暨VDSPIP发布会成功举办。此次会议得到了业界的
直播预约 |开源芯片系列讲座第28期：高性能RISC-V微处理器芯片
RISC-V是一种开放（Open）指令集架构（ISA）标准。本报告探讨了RISC-V指令集架构标准区别于其它主流ISA的不同特点，以及这些特点对于国产微处理器芯片（CPU）
RISC-V和ARM有何区别？
与RISC-VARM是一种精简指令集（RISC），以该指令集为基础的处理器通常被称为ARM芯片，它在全球范围内得到了极为广泛的应用。而RISC-V
评论