0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado中版本发生变化Ip核出现锁定现象

工程师邓生 来源:FPGA通信小白成长之路 作者:FPGAmemoir 2022-09-05 15:46 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

某年某月某日

问题描述

我正在移植一个项目的代码,之前的工程代码使用ISE14.7编写,移植后使用vivado2019.1编写。

移植之后,.v和.vhd代码保持不变,但ISE和vivado的ip核是不一样的,有很多都不一样,这里我遇到的是其中一个 : DDS。

本工程代码的发端是对于时序控制要求比较严格,从启动发流程的发脉冲,到基带数据输出,其延迟之前是固定的,移植之后发现数据延迟变大了,最终定位到是DDS这个ip核的延迟发生了变化,vivado中要比ISE多了若干个时钟周期。

解决办法

调整发端控制信号和数据信号之间的延迟,保证功能正常。

总结

从ISE移植代码到vivado,或者从vivado中一个版本移植到更高的版本,都必须关注ip核的变化,包括接口是否变多或变少、延迟是否变大或变小、用法是否发生变化等。

特别说明

vivado中版本发生变化,Ip核可能会出现锁定的现象(IP Status里ip核名字上面有一个锁的标志),这就表明版本发生了变化。

版本变化包括

芯片版本发生变化(比如325T到690T)

vivado版本发生变化(比如18.1到19.1)

IP核版本发生变化

IP核在移植中只复制了.xci文件,缺少独立文件夹目录。



审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDS
    DDS
    +关注

    关注

    22

    文章

    688

    浏览量

    157001
  • 数据信号
    +关注

    关注

    0

    文章

    61

    浏览量

    12331
  • 控制信号
    +关注

    关注

    0

    文章

    200

    浏览量

    12746

原文标题:软件版本更换后,IP核延迟发生变化

文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    海外静态IP和海外动态IP有哪些区别?怎么选择?

    IP地址 你今天用是这个IP,明天还是这个IP,不会自动变化,如果你用的是海外静态IP,不管国内的IP
    的头像 发表于 04-13 12:36 224次阅读
    海外静态<b class='flag-5'>IP</b>和海外动态<b class='flag-5'>IP</b>有哪些区别?怎么选择?

    SC18IS604 GPIO4到 INT 连接,当输入引脚状态发生变化时,其他 GPIO 引脚是否会产生中断信号?

    this connection is missing. Is this connection true? 当输入引脚状态发生变化时,其他 GPIO 引脚是否会产生中断信号?
    发表于 03-17 07:08

    艺开放平台鸿蒙智能体版本管理

    当前智能体的草稿态版本。回退原则: a. 因历史版本关联插件、工作流、卡片或知识库可能会发生变化,资源相关配置可能发生变化; 若资源已更新版本
    发表于 02-27 19:18

    VivadoIP锁定的解决办法

    当使用不同版本Vivado打开工程时,IP锁定的情况较为常见。不同版本
    的头像 发表于 02-25 14:00 670次阅读
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>IP</b><b class='flag-5'>核</b>被<b class='flag-5'>锁定</b>的解决办法

    请问如何处理电机参数变化对控制性能的影响?

    电机参数(如电阻、电感、磁链等)可能会因温度、老化等因素而发生变化。这些变化如何影响FOC控制的性能,以及如何设计控制策略来适应这些变化
    发表于 12-12 06:11

    AMD Vivado Design Suite 2025.2版本现已发布

    AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Versal 自适应 SoC 的设计支持,包含新器件支持、QoR 功能及易用性增强。
    的头像 发表于 12-09 15:11 1511次阅读

    vivado,怎么将e203内核源代码封装成ip,并添加总线?

    vivado,怎么将e203内核源代码封装成ip,并添加总线?
    发表于 11-10 07:22

    VDMA IP简介

    VDMA端口信号 S_AXI_LITE:PS端可以通过AXI_LITE协议对IP进行控制; S_AXIS_S2MM:视频流(AXI STREAM)输入到IP的FIFO
    发表于 10-28 06:14

    vcs和vivado联合仿真

    我们在做参赛课题的过程中发现,上FPGA开发板跑系统时,有时需要添加vivadoip。但是vivado仿真比较慢,vcs也不能直接对添加了viv
    发表于 10-24 07:28

    Vivado浮点数IP的握手信号

    Vivado浮点数IP的握手信号 我们的设计方案,FPU计算单元将收到的三条数据和使能信号同步发给20多个模块,同时只有一个模块被时钟使能,进行计算,但结果都会保留,发给数选。计
    发表于 10-24 07:01

    Vivado浮点数IP的一些设置注意点

    Vivado浮点数IP的一些设置注意点 我们在vivado2018.3使用了Floating-point(7.1)
    发表于 10-24 06:25

    在 ISR 发生之前,当 SFRS 寄存器的值发生变化时,如何避免意外结果?

    在 ISR 发生之前,当 SFRS 寄存器的值发生变化时,如何避免意外结果?
    发表于 08-25 07:46

    在 ISR 发生之前,当 SFRS 寄存器的值发生变化时如何避免意外结果?

    在 ISR 发生之前,当 SFRS 寄存器的值发生变化时,如何避免意外结果?
    发表于 08-21 06:33

    VIVADO自带Turbo译码器IP怎么用?

    turbo 译码器IP没有输出,不知道哪里出了问题,有经验的小伙伴帮忙看看啊 搭建了turbo 译码器IP测试工程,用Matlab产生的数据源,调用turbo编码器生成编码数据,将
    发表于 06-23 17:39

    请问USB串行桥接控制器CY7C6521x的配置可以锁定吗?

    是否可以将编程的配置锁定到英飞凌的每个 CY7C65211/3/4/5/6 USB 串行桥接控制器,以防止现场配置发生变化? 或者,英飞凌串行桥接控制器进入现场后,是否需要任何特殊方法来更改其配置?
    发表于 05-29 07:18