0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

数字集成电路动态功耗优化策略分析与评估

芯华章科技 来源:芯华章科技 作者:芯华章科技 2022-08-24 14:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

芯华章持续助力第四届集成电路EDA设计精英挑战赛,并邀请华南理工大学王小航教授带来详细的赛题解析,希望能够帮助同学们更加从容应对赛事,赛出水平!

1

赛题背景分析

低功耗设计是数字系统非常重要的考虑因素。为了支持低功耗设计,首先要对功耗进行计算。功耗可分为静态功耗(漏电流引起)和动态功耗(门翻转引起)。在本赛题中,我们主要考虑动态功耗的计算方法。 动态功耗的计算公式如下: 3cd4d646-2374-11ed-ba43-dac502259ad0.png  其中,VDD为电压,C为等效电容,Tr为翻转率,即单位时间内逻辑门从0→1或从1→0的翻转次数。我们可以把电压和等效电容近似视为常数,对于不同的电路负载,统计其Tr,就可以计算动态功耗。 这道赛题的目的,就是让大家通过VCD文件来统计一个电路负载的翻转率。 如何得到翻转率呢?我们回顾一下,在电路设计的时候,先设计其RTL(如verilog)代码,并编写testbench给出激励进行测试,如下所示: 3ce78b4c-2374-11ed-ba43-dac502259ad0.png  用常见的仿真工具跑如上RTL代码和testbench,可得到如下的输出结果波形: 3cfdb4b2-2374-11ed-ba43-dac502259ad0.png信号变化波形图(芯华章科技股份有限公司-Fusion Debug 提供) 仿真工具可以把上述波形输出VCD文件,类似: 3d0db8da-2374-11ed-ba43-dac502259ad0.png  好,现在重点来了。给定VCD文件(其实就是波形的文本表示),我们就可以统计翻转率,进而利用上述的功耗公式来计算动态功耗,它们之间的逻辑关系如下图: 3d1f58f6-2374-11ed-ba43-dac502259ad0.png  在本赛题中,我们只关注如何从VCD文件(对应波形)到翻转率的解析。

2

赛题要点解析

本赛题主要就是进行VCD文件的解析,然后根据题目的要求,得到不同的统计结果(如翻转次数tc,信号逻辑值为1的时间t1, 信号逻辑值为0的时间t0,信号逻辑值为x的时间tx,以及信号逻辑值为1的概率又称静态概率sp)、某个时间窗口的统计结果、不同层次信号的统计结果。 因此,首先需要定义一些数据结构表示信号时间序列,可以用数组或者vector等,将VCD文件读取、解析为这些信号时间序列变量,再针对这些变量进行统计分析,得到所需的输出。如下图所示: 3d37b27a-2374-11ed-ba43-dac502259ad0.png  

2.1 VCD文件解析

VCD文件解析的思路如下:
  • 首先扫描文件头,建立每个信号对应的数组或者vector。

  • 将VCD文件看作是不同时间段的信号改变,对于一个时间段,扫描各个变量的值的变化,记录其变化,就构成了时间序列。

3d48bae8-2374-11ed-ba43-dac502259ad0.png  这样,扫描完一个文件之后,各个变量随时间变化的序列就存下来了。

2.2统计输出

有了信号的时间序列值,可以根据题目要求打印统计结果。主要考虑几方面:
  • 翻转率等参数的计算,需要统计1和0的时间。

  • 一个时间窗口的统计值,需要截取一个时间窗口进行计算。

  • 层次化的信号,需要从文件中读取信号间的层次关系进行计算。

对于题目中的加分项,即给定VCD文件画波形,可以尝试采用matlab或者python等工具,生成一个数组和画图脚本,调用这些外部画图工具来画图。

2.3多核加速

在题目要求中提到了多核加速,假如你的电脑有多个核,就可以用多线程方式加速。多核加速的本质是将任务划分到多个线程,让多个线程在多个核上同时运行从而提高计算速度。 加速方法有两种,一种是将文件读入到内存,然后将不同的行分配到不同的核/线程来处理,我们称之为横向划分;另外一种是将文件切分开分到不同的核,每个核处理文件的不同段,我们称之为纵向划分。 3d5a6b44-2374-11ed-ba43-dac502259ad0.png  可以采用pthread或者openMP进行并行编程,需要注意线程间的同步和锁机制。

2.4文件处理

当VCD文件很大时,为了减少一次性读入占用太多内存,可以每次读入一部分文件存在内存中,如用getline等函数每次读一行等。

3

建议解题步骤

1

对VCD的基本语法先熟悉一下,如信号名字的对应关系,每一行表示什么含义等。

2

实现VCD文件到信号时间序列变量的转换。这是一个文本逐行解析的过程。

3

写统计分析的模块,每个模块对应不同的统计需求,相对独立。

4

学习pthread或openMP多线程编程,学习如何创建线程、线程间如何同步、加锁等。

5

用pthread或openMP提高你的程序的效率,这里需要并行划分程序。

6

尝试一下不同的文件读取速度和占用内存情况,选择一个占用内存比较小的方式。

4

其它注意事项

大家在解题时还需要注意以下几点: 1)不要轻易放弃,题目本身难度不大,已经提炼成了算法题,前期的知识准备要花点时间; 2)一定要积极参加培训,很多知识其实一点就透;在没有相关背景积累的情况下学习会有一定的挑战性,但也可以补充很多知识; 3)要遵循循序渐进、从易到难的解题思路,切不可贪大求全让自己陷入到重重迷雾之中; 最后,预祝各位同学发挥出自己的水平,取得良好的成绩。 审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5470

    文章

    12783

    浏览量

    376509
  • 电压
    +关注

    关注

    45

    文章

    5803

    浏览量

    122618
  • 等效电容
    +关注

    关注

    0

    文章

    18

    浏览量

    8293

原文标题:芯华章赛题解析:数字集成电路动态功耗优化策略分析与评估

文章出处:【微信号:X-EPIC,微信公众号:芯华章科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    E1103评估组件使用指南:开启QT1103 - ISG集成电路应用开发之旅

    E1103评估组件使用指南:开启QT1103 - ISG集成电路应用开发之旅 在电子设计领域,评估组件对于开发者来说是至关重要的工具,它能帮助我们快速了解和验证集成电路的性能。今天,我
    的头像 发表于 06-05 12:40 140次阅读

    杭州集成电路创新中心

    杭州集成电路创新中心(简称 “杭州集创中心”)是杭州市余杭区政府主导、未来科技城管委会重点建设的集成电路产业公共服务平台,2024 年 9 月正式揭牌,定位为 “测试切入、全链服务” 的产业基础设施
    的头像 发表于 05-25 17:54 337次阅读
    杭州<b class='flag-5'>集成电路</b>创新中心

    集成电路芯片制造工艺技术演变

    扩散等晶体管制造技术逐渐走向成熟,为集成电路发明及其制造工艺发展奠定了基础。本节将简要讨论集成芯片制造技术赖以快速演变与升级换代的平面工艺技术,分析集成芯片不同
    的头像 发表于 05-07 13:48 328次阅读
    <b class='flag-5'>集成电路</b>芯片制造工艺技术演变

    【高端人才招聘】格见半导体 资深数字后端工程师 上海&amp;成都

    实施低功耗设计策略(多电压域、时钟门控、功耗门控等) 评估优化关键路径timing,提升芯片性能 进行IR Drop
    发表于 03-14 17:55

    【高端人才招聘】格见半导体 资深数字后端工程师

    实施低功耗设计策略(多电压域、时钟门控、功耗门控等) 评估优化关键路径timing,提升芯片性能 进行IR Drop
    发表于 03-14 17:52

    技术资讯 I 如何识别同步开关噪声

    本文要点集成电路与PCB中均存在可能由开关数字信号激发的寄生效应。所有高速数字集成电路都会产生一定的同步开关噪声,噪声的强度由集成电路结构和PCB布局中的寄生参数决定。若要区分同步开关
    的头像 发表于 02-13 16:26 238次阅读
    技术资讯 I 如何识别同步开关噪声

    【「龙芯之光 自主可控处理器设计解析」阅读体验】--LoongArch逻辑综合、芯片设计

    。 三.物理设计 集成电路设计的最终交付形式是向芯片制造厂家提供GDS 格式的版图文件。物理设计是数字集成电路设计中将逻辑设计转换为物理可制造版图的关键环节。该阶段的输入包含逻辑综合阶段输出的门级网表
    发表于 01-18 14:15

    门控时钟(Clock-gating)介绍

    门控时钟(Clock-gating):是数字电路设计中常用于低功耗设计的一种设计,数字电路中的功耗可以分为动态
    发表于 01-16 06:30

    机场800兆数字集群信号覆盖

    机场800兆数字集群信号覆盖
    的头像 发表于 12-11 13:13 2441次阅读
    机场800兆<b class='flag-5'>数字集</b>群信号覆盖

    穿戴设备PMIC设计实战:芯片如何实现高效动态电源管理

    从实际案例出发,分析智能穿戴设备PMIC的选型要点与动态功耗管理策略,介绍高集成、小封装芯片如何简化设计并延长待机时间。
    的头像 发表于 12-02 14:52 816次阅读
    穿戴设备PMIC设计实战:芯片如何实现高效<b class='flag-5'>动态</b>电源管理

    MCU时钟管理对功耗优化方向

    时仅需几μA),但精度较差。 策略: 在运行模式使用外部高速时钟,进入低功耗模式前切换到内部低速时钟。 (4) 分频器优化 原理:通过预分频器降低外设时钟频率(如定时器、ADC)。 示例: 将定
    发表于 11-24 06:16

    MDD 逻辑IC的功耗管理与优化策略

    之一。对于MDD辰达半导体逻辑IC(集成电路)而言,合理的功耗管理不仅能提升系统性能,还能有效延长设备的使用寿命。因此,作为FAE,在客户的设计过程中,协助优化功耗
    的头像 发表于 10-30 09:49 629次阅读
    MDD 逻辑IC的<b class='flag-5'>功耗</b>管理与<b class='flag-5'>优化</b><b class='flag-5'>策略</b>

    华大九天Empyrean Liberal工具助力数字集成电路设计

    数字集成电路设计中,单元库和IP库宛如一块块精心打磨的“积木”,是数字IC设计的重要基础。从标准单元库(Standard Cell)、输入输出接口(I/O Interface)、存储器单元(如
    的头像 发表于 07-09 10:14 3255次阅读
    华大九天Empyrean Liberal工具助力<b class='flag-5'>数字集成电路</b>设计

    硅与其他材料在集成电路中的比较

    硅与其他半导体材料在集成电路应用中的比较可从以下维度展开分析
    的头像 发表于 06-28 09:09 2649次阅读

    新思科技携手深圳大学助力数字集成电路人才培养

    此前,2025年5月24日至27日, 新思科技受邀参与深圳大学电子与信息工程学院、IEEE电路与系统深圳分会联合举办的“数字集成电路中后端设计流程与EDA工具实战培训”。本次培训面向40余名集成电路
    的头像 发表于 06-14 10:44 1638次阅读