0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado报错-bit文件和ltx文件不匹配怎么办

电子工程师 来源:FPGA通信小白成长之路 作者:FPGA通信小白成长之 2022-08-10 11:58 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

某年某月某日...

问题描述

当我在做某个项目时,抓了信号后上板调试,想验证一下信号时序,当我导入ltx文件时,报错如下:

WARNING:Mismatch between the design programmed into the device and the probes file(s).

......

Resolution:

1.Reprogram device with the correct programming file and associated probes file(s) OR

2. Goto device properties and associate the correct probes file(s) with the programming file already programmed in the device

解决方法

该问题是因bit文件和ltx文件不对应导致。后来在我的调试生涯中经常遇到这个问题,当然,最简单的解决方法,就是文件没找对嘛,找对正确的ltx文件就行。

但是也有找到“正确”的ltx文件后,仍然报错的情况,明明ltx时间和bit一致,抓信号的过程也没报错,但就是导不进去。

这个时候打开debug.xdc或者直接文本打开ltx文件,可以看到里面的信号确实不是抓的信号。后面我摸了一下规律,该问题应该是在用set up debug抓信号的时候,或者生成ltx文件的时候,出了bug,程序紊乱了,这时候建议清空debug.xdc后,重新抓取一下信号。

当然,如果很着急,可以用以下命令重新生成ltx文件:

在tcl指令栏输入:

write_debug_probes -force xxx.ltx(xxx和bit名字保持一致即可,也可自己命名)

敲完之后,命令行出现:

xxxxxx

xxxxxx

这里就懒得写了,其实就是告诉你新生成的ltx文件的路径,好了,可以用新的去试试了。

编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70456

原文标题:Vivado报错-bit文件和ltx文件不匹配?

文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用Vivado 2018.2编译E203的mcs文件,遇到的问题求解

    Hi 各位,我在尝试使用Vivado 2018.2编译E203的mcs文件,遇到如下两个问题: 1. 按照书中步骤运行,执行完make mcs之后得到的mcs文件与git中预编译出来的mcs
    发表于 11-11 06:04

    使用VCS工具时产生fsdb文件时出现报错

    VCS产生fsdb文件时,出现报错: Environment variables NOVAS_HOME or DEBUSSY_HOME is not set. Please set one
    发表于 10-31 09:21

    在Windows10上运行vivado使用tcl文件创建E203项目路径错误的问题

    prologue_setup.tcl文件后,都会出现文件路径匹配,总是在路径前多出一个盘符加冒号,类似“e:e:....”,所以在查阅了相关资料后,手动将prologue_setup
    发表于 10-28 07:19

    win10环境下使用vivado生成.bit与.mcs文件

    ,这里介绍一种可以直接在windows环境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows环境安装vivado,准备好e203_hb
    发表于 10-27 08:25

    如何解决将e203的rtl导入vivado后报语法错误的问题

    主要内容是介绍一下如何解决将e203的rtl导入vivado后,报语法错误的问题。 二、分享内容 如图所示,导入源码后跑仿真,会报语法错误。 这是因为这些文件里面有用system verilog
    发表于 10-24 09:49

    vcs和vivado联合仿真

    ; 原因在于:正常的话我们直接点击Compile进行编译就可以了,但是直接编译后会产生systemc的编译错误;是由于vivado2021.2版本与vcs2018的版本不匹配问题造成。在ug900
    发表于 10-24 07:28

    当中国380v设备出口海外电压匹配怎么办

    出口至海外市场时,面临着与当地电网电压匹配的严峻问题:美国采用480V三相电压,日本为200V,韩国和阿根廷等国家使用220V,而伊朗、阿联酋和希腊等地区则为400V。这种电压兼容可能导致设备性能异常、效率下降甚至永久性损坏
    的头像 发表于 10-16 09:38 507次阅读

    使用studio,最高版本的系统是4.0.3,用到LVGL,但是可选的版本是9.1的,匹配怎么解决?

    使用studio搭建的系统,选的是4.0.3版本,需要用到LVGL,但是版本没的选,只有9.1最高的版本,系统匹配怎么办
    发表于 09-29 09:56

    文件系统,使用iar编译报错,gcc可以正常编译,为什么?

    文件系统,使用iar编译报错,gcc可以正常编译,为什么?
    发表于 09-23 06:54

    华秋DFM软件升级时,提示“Windows找不到文件怎么办

    最近有用户反馈: 登录华秋DFM软件,点自动升级的时候有时会报错,导致无法正常升级。 其中有一种情况是: 软件自动升级时,弹出“Windows 找不到文件\'C:\\\\Program Files
    发表于 06-12 18:22

    FPGA远程烧写bit文件和调试ILA指南

    在 FPGA 开发过程中,烧写bit文件和使用ILA进行调试是再常见不过的操作。但如果 FPGA 板卡被放在机房,或者通过PCIe插在服务器上,那么每次调试时我们都不得不带着笔记本电脑跑去机房或服务器旁,接上 JTAG 线后才能进行调试,非常不便。
    的头像 发表于 06-05 16:41 1986次阅读
    FPGA远程烧写<b class='flag-5'>bit</b><b class='flag-5'>文件</b>和调试ILA指南

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存
    的头像 发表于 03-24 09:44 4380次阅读
    一文详解<b class='flag-5'>Vivado</b>时序约束

    keil不同版本,有的文件在新版本上报错怎么办?要装两个版本一起用?

    有的文件在新版本上报错怎么办?要装两个版本一起用?
    发表于 03-10 07:05

    stm32cubeide编译的时候报错,无法生成hex文件怎么解决?

    stm32cubeide编译的时候报错,并且无法生成hex文件怎么办急急急!
    发表于 03-07 08:17

    Vivado FIR IP核实现

    Xilinx的FIR IP核属于收费IP,但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习,现在网络上流传的license破解文件在破解Vivado的同时也破解
    的头像 发表于 03-01 14:44 2557次阅读
    <b class='flag-5'>Vivado</b> FIR IP核实现