0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用Tcl命令保存Vivado工程

冬至配饺子 来源:极术社区 作者:破天荒 2022-08-02 15:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一个完整的vivado工程往往需要占用较多的磁盘资源,少说几百M,多的甚至可能达到上G,为节省硬盘资源,可以使用Tcl命令对vivado工程进行备份,然后删除不必要的工程文件,需要时再恢复即可。

1. 注意事项

首先应注意,由于不同版本的vivado对应的ip版本可能不同,所以将工程保存成tcl文件时使用的vivado软件版本与恢复工程时使用的版本应保持一致,这里统一使用Vivado 2018.3版本。

​ 可以打开.tcl文件,查看此.tcl文件是用哪个版本的vivado创建的

确保所有设计源文件(.v、.xdc、ip、仿真文件)不要删除,最终只需保留源文件和.tcl文件即可

生成.tcl文件之后,.tcl和源文件所在路径可以修改,即上一级文件夹可移动到任意位置保存。

2.保存为.tcl文件

使用GUI界面操作和使用Tcl命令行操作本质上是一样的,不必在意具体方式。

打开要保存的工程,在vivado界面上操作,选择保存的tcl脚本文件的存放位置

File -> Project -> Write Tcl

操作之后,在Tcl Console窗口也可以看到具体的Tcl脚本命令,喜欢脚本操作的可以记一下。

完成之后就可以在指定路径看到一个.tcl文件了;

关闭工程,注意是关闭工程不是关闭软件,File--->Close Project

在工程路径中删除掉原来的工程文件(就在.tcl文件的同一路径下,不要删除.v和ip)

删除之后只需要保存.tcl文件和一些必备的源文件就可以了,可以节省大量空间。

3.恢复工程

切换路径,此路径为恢复工程的保存位置

​具体方式为在Tcl Console窗口敲命令,一定要切换,不然恢复的工程会放在vivado的安装路径下。

cd D:/xxx/xxxx/.tcl文件的上一级路径/

恢复工程,在Vivado上按如下步骤操作

​Tools ---> Run Tcl Scripts

成功恢复!


审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TCL
    TCL
    +关注

    关注

    11

    文章

    1794

    浏览量

    91060
  • GUI
    GUI
    +关注

    关注

    3

    文章

    693

    浏览量

    42853
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70475
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    利用 NucleiStudio IDE 和 vivado 进行软硬件联合仿真

    ://www.rvmcu.com/community-topic-id-340.html 6.在vivado下新建一个工程,添加所有的rtl代码以及tb。 7.将e203_defines.v设置
    发表于 11-05 13:56

    Windows环境下用Vivado调试E203

    第一步 选择RTL文件 创建Vivado工程后,将e203_hbirdv2-masterrtle203下的所有Verilog文件加入工程; 此外还有fpgamcu200tsrc目录
    发表于 11-05 06:25

    开源RISC-V处理器(蜂鸟E203)学习(二)修改FPGA综合环境(移植到自己的Xilinx FPGA板卡)

    是Digilent的FPGA板卡,我们可以参考这个工程修改成我们的FPGA。依次执行以下命令。第二个直接使用“setup”可以打开vivado的gui查看整个工程。 make ins
    发表于 10-31 08:46

    Vivado仿真之后没有出现仿真结果的解决方法

    ;Run Behavioral Simulation之后,会出现如下图界面,此时,在Tcl Console中并没有出现仿真结果。 没有出现仿真结果的原因是没有给Vivado时间进行仿真,解决方法
    发表于 10-31 06:24

    生成Bitstream的DRC LUTLP-1错误的解决办法

    “set_property SEVERITY {Warning} [get_drc_checks LUTLP-1]”命令 可以在每次生成bitstream之前执行tcl命令,把error降为warning。 之后就可以生成b
    发表于 10-30 07:42

    vivado时序分析相关经验

    vivado综合后时序为例主要是有两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    在Windows10上运行vivado使用tcl文件创建E203项目路径错误的问题

    先按照官方给的开源项目,e203_hbirdv2-masterfpgamcu200t目录下的Makefile内容手动创建vivado工程。 在调用.tcl文件的过程中,每次进行到
    发表于 10-28 07:19

    win10环境下使用vivado生成.bit与.mcs文件

    文件),打开ip.tcl文件,将两个$ipdir替换为工程的路径(注意用反斜杠),然后保存并运行ip.tcl文件(会生成两个ip)。 7.生成如上图的两个ip后就
    发表于 10-27 08:25

    vcs和vivado联合仿真

    文档中明确描述vivado2021.2版本对应VCS的版本是2020.12,由于license问题所以选择vcs2018的版本;虽然目前与官方的版本不匹配,但是不影响正常使用; 使用tcl界面
    发表于 10-24 07:28

    Nucleistudio+Vivado协同仿真教程

    编译完成后,我们会在工程目录下发现生成了.verilog文件,此即为我们仿真需用到的文件,可以将改文件复制保存在tb目录下 联合仿真 在我们前面创建的Vivado工程中添加仿真
    发表于 10-23 06:22

    测试工程师都在用的Linux命令清单(建议收藏)

    作为一名工程师,熟练掌握Linux命令是基本功中的基本功。无论是日常工作中的系统维护,还是面试时的技术考核,Linux命令都是绕不开的核心技能。本文将从实战角度出发,系统梳理工程师必须
    的头像 发表于 08-08 10:06 504次阅读
    测试<b class='flag-5'>工程</b>师都在用的Linux<b class='flag-5'>命令</b>清单(建议收藏)

    Vivado无法选中开发板的常见原因及解决方法

    在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)进行 FPGA 开发时,我们通常希望在创建工程时直接选择开发板,这样 Vivado 能够自动配置
    的头像 发表于 07-15 10:19 1390次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件,创建约束文件有两种方式:Constraints Wizard和Edit T
    的头像 发表于 03-24 09:44 4387次阅读
    一文详解<b class='flag-5'>Vivado</b>时序约束

    Vivado Tcl零基础入门与案例实战【高亚军编著】

    Vivado Tcl零基础入门与案例实战-高亚军编写
    发表于 01-14 11:13

    玩这么大?TCL好像和光学工程师签下了高价竞业协议!

    疑似TCL光学工程师签下高价竞业协议!!你们知道这在电视圈是多劲爆的消息吗???事情是这样的,起初只是圈内从业人员之间有传闻,说TCL在悄咪咪的研发一项重磅技术,是足以改写行业未来发展方向的程度。这才没过多久,就传出了相关视频,
    的头像 发表于 12-29 09:13 726次阅读
    玩这么大?<b class='flag-5'>TCL</b>好像和光学<b class='flag-5'>工程</b>师签下了高价竞业协议!