0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis下Zynq硬件平台的测试

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-16 16:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在Zynq开发时,在Vivado中新建Zynq硬件平台,加入DMA、AXI接口模块,在进行构建软件系统之前,通常需要对硬件平台进行验证,检测模块新建过程中是否存在问题。下面对这一过程进行简单介绍。

导出硬件平台
在完成硬件平台搭建后,File-> Export->Export Hardware,选择Fixed,include bitstream,导出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打开Vitis,Tool->Launch Vitis IDE,在Workspace中输入Vitis工作目录。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

点击Create Application Project,选择Create a new platform from hardware(XSA),选择之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,Finish。

编写裸机软件代码
建立好工程后,在src中加入软件代码,点击Import Sources,选择编写好的代码。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

编译代码,Build Project。

Vivado和Vitis联合调试
使用Vivado和Vitis联合调试分为以下步骤:

  • 在vitis中运行调试程序
  • 在vivado中下载程序,设置ila触发条件
  • 在vitis中单步运行程序
  • 在vivado中查看ila输出结果,在vitis中查看调试结果

在vitis中运行调试程序

右击工程文件,Debug as->1,进入调试界面

在vivado中下载程序

同时下载.bit和ltx文件,下载后遇到如下问题:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中运行一下软件代码,然后refresh device可以解决。原因也很好理解,ila时钟使用PS输出,PS先运行后才能输出时钟。

在vitis中单步运行程序

在Window中点击Memory,输入要查看数据在内存中的地址,在Memory中查看数据。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

单步运行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重复上述过程,完成代码调试。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Zynq
    +关注

    关注

    10

    文章

    633

    浏览量

    49576
  • Vitis
    +关注

    关注

    0

    文章

    158

    浏览量

    8427
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    如何使用AMD Vitis硬件在环功能运行Vitis子系统设计

    到目前为止,本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究,所有内容都基于仿真完成。
    的头像 发表于 04-02 10:29 7229次阅读
    如何使用AMD <b class='flag-5'>Vitis</b><b class='flag-5'>硬件</b>在环功能运行<b class='flag-5'>Vitis</b>子系统设计

    RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台

    方案,这里使用基于 XCZU47DR FPGA 的开发板进行硬件平台搭建及测试。远程主机端则使用 迈洛斯(现英伟达) CX455-A 网卡,其支持 100Gbps IB/ETH 网络数据传输。 工程共分为
    发表于 04-01 10:50

    FPGA硬件设计之ZYNQ外围DDR介绍

    由于ZYNQ-PS端的BANK502基本就是为DDR设计的,所以原理图设计非常简单:几乎就是PIN TO PIN连接。
    的头像 发表于 03-25 15:30 367次阅读
    FPGA<b class='flag-5'>硬件</b>设计之<b class='flag-5'>ZYNQ</b>外围DDR介绍

    如何在Zynq UltraScale+ MPSoC平台上通过JTAG启动嵌入式Linux镜像

    流程教程)。本文则进一步讲解如何在 Zynq UltraScale+ MPSoC 平台上通过 JTAG 逐步启动 Linux,并提供了完整的过程与关键命令。只要按步骤操作,即使是复杂的 Linux 镜像也能成功通过 JTAG 启动。
    的头像 发表于 01-13 11:45 5023次阅读

    全新AMD Vitis统一软件平台2025.2版本发布

    AMD Vitis统一软件平台 2025.2 版现已推出,此版本为使用 AMD Versal AI Engine 的高性能 DSP 应用提供了更出色的设计环境,还增强了仿真功能以加快复杂设计。
    的头像 发表于 12-12 15:06 868次阅读

    如何在AMD Vitis Unified IDE中使用系统设备树

    您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。本文还讲述了如何对 SDT 进行操作,以便在 Vitis Unified IDE
    的头像 发表于 11-18 11:13 3327次阅读
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系统设备树

    AMD Vitis AI 5.1测试版现已开放下载

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元( NPU )的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API,可在嵌入式平台上实现可
    的头像 发表于 11-08 09:24 1450次阅读

    AMD Vitis AI 5.1测试版发布

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API,可在嵌入式平台上实现可
    的头像 发表于 10-31 12:46 1000次阅读

    电子测试行业中的ATECLOUD测试平台都兼容了哪些仪器?

    ATECLOUD自动化测试平台作为一款无代码开发的测试工具,很多用户在使用之前都会比较关注平台中都兼容了哪些仪器。本文整理了一
    的头像 发表于 08-30 10:52 868次阅读
    电子<b class='flag-5'>测试</b>行业中的ATECLOUD<b class='flag-5'>测试</b><b class='flag-5'>平台</b>都兼容了哪些仪器?

    季丰电子新增K8000芯片测试平台硬件开发设计能力

    在半导体测试领域,高性能、高可靠性的测试设备是保障芯片品质与量产效率的核心关键。目前上海季丰电子已经具备上海御渡K8000芯片测试平台硬件
    的头像 发表于 08-28 16:59 2082次阅读

    全新AMD Vitis统一软件平台2025.1版本发布

    全新 AMD Vitis 统一软件平台 2025.1 版正式上线!此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
    的头像 发表于 06-24 11:44 1944次阅读

    使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unified IDE,而不是之前传统版本的
    的头像 发表于 06-20 10:06 2558次阅读
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE创建HLS组件

    如何使用AMD Vitis HLS创建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP,并使用嵌入式 Vitis
    的头像 发表于 06-13 09:50 2253次阅读
    如何使用AMD <b class='flag-5'>Vitis</b> HLS创建HLS IP

    正点原子Z15I ZYNQ 开发板资料发布!板载PCIe2.0、SPFx2、MIPI CSI等接口,资料丰富!

    正点原子Z15I ZYNQ 开发板资料发布!板载PCIe2.0、SPFx2、MIPI CSI等接口,资料丰富! 正点原子Z15I ZYNQ开发板,核心板全工业级设计,主控芯片
    发表于 05-30 16:59

    正点原子Z20 ZYNQ 开发板发布!板载FMC LPC、LVDS LCD和WIFI&amp;蓝牙等接口,资料丰富!

    接口等外设。开发板提供了丰富的开发文档和软件资源,涉及FPGA开发、Vitis开发、Linux系统开发和Qt开发! 一、资料下载 正点原子Z20 ZYNQ开发板/核心板:http
    发表于 05-30 16:55