简述稳定时间挑战与改进技巧

在设计一个用于AC信号处理的数据采集系统 (DAQ) 时，你的测试结果也许不满足你所需的技术规格，其主要原因在于糟糕的失真性能。在这种情况下，你该怎么办呢？也许你会首先检查信号源，然后检查电源、印刷电路板 (PCB) 布局布线，等等，不过问题依然存在。你是不是想过其它原因呢，比如说输入信号的不稳定？这有可能是一个非常重要的考虑因素。

在这片博文中，我将会谈一谈信号稳定—以及输入信号的不稳定—如何影响失真性能。

图1显示了一个逐次逼近寄存器SAR模数转换器 (ADC) 输入电路的简化模型和内部采样电容器的时域充电响应。

图1：使信号稳定的电荷分布

在采集阶段，有一个电荷从输入信号源传输到ADC的内部采样电容器，CSH内。CSH 上的VIN 信号必须在采集时间，tAQ内，至少稳定至最终值的最低有效位 (LSB) 的一半。很明显，如果输入源需要的稳定时间比tAQ长，在tACQ结束时，CSH 上的残余电压误差将大于LSB的一半，并且ADC输出将会不准确。

但是，失真并不仅仅是在某些输入电压值上观察到的准确性问题。失真表示ADC的输入与输出之间的非线性关系。换句话说，ADC传递曲线与这个方程式计算出的直线不一致，而这条直线在ADC输入范围内具有恒定斜率和截距。那么，问题就在于，ADC输入上的信号不稳定如何在ADC响应中产生失真或非线性呢？

一般说来，SAR ADC具有一个包含集成模拟采样开关的开关电容器输入结构。开关的导通电阻，RON，具有一个相对于输入信号电压的非线性电阻。

图2a显示的是典型RON值与互补金属氧化物半导体 (CMOS) 模拟开关的输入电压之间关系的曲线图。非线性导通电阻调制稳定时间常量，这样的话，如图2b所示，在tAQ 结束时，输入正弦波与采样电容器上的信号之间的残余电压误差 (VERR) 也是非线性的。如果导通电阻是完全恒定的，误差曲线将是一条直线（如图3a和3b中所示），ADC输出上将不会出现失真。

让我们来看一个存在稳定问题的例子。出于成本和简化设计的原因，工业电力自动化应用不使用具有SAR ADC的前端放大器。图4显示了一个典型电路。

图4：无前端放大器的典型ADC电路

图5显示的是使用具有一个前端RC滤波器的16位、8通道ADS8568 SAR ADC的电路的AC性能。如图4所示，在电路中不使用有源滤波的情况下，更高的电阻值和电容值将获得更好的滤波器效果。然而，这会导致不太令人满意的总谐波失真 (THD)，这个值要远远劣于ADS8568数据表中-90dB的技术规格。一个二阶RC滤波器将使性能变得更加糟糕。根本原因在于，输入信号，VS，在ADC的采集时间内，并未在采样电容器，CSH，上完全稳定。

图5：具有经简化前端RC滤波器的ADS8568的糟糕的AC性能

你可以用以下两个方法来解决这个稳定问题，并提升性能：

通过直接减少采样率来增加采样时间。你可以用方程式1计算出真实的采样时间，通过减少采样率来增加tACQ_Real 时间，这是因为ADC数据表中为（转换时间）指定了一个最大值（方程式2）：

图6显示了一个使用二阶滤波器后的经刷新测试结果。在把采样率从10Ksps调整为1Ksps后，AC性能从之前的-65.46dBc大大改进为-92dBc THD。

图6：采样时间增加后的测试结果

通过减少滤波器的阶数和减少XFLT/RFLT 的值来加快稳定。对于单阶滤波器来说，通过将前端电容器的值从22nF减少到820pF，保持10kΩ电阻器不变，并使用同样的10Ksps采样率，THD从-70.97dBc提升到-96.88dBc。你可以通过使用更慢的1Ksps采样率来进一步将THD性能提高到-103.61dBc。

图7显示的是测得的结果。需要注意的一点是，稳定时间改进与RC滤波影响之间的权衡。

图7：稳定改进之后的测试结果

有多种解决稳定问题的方法。然而，这两个方法是最简单的。在设计一个SAR ADC数据采集系统时，需要特别注意信号稳定这一问题。你使用过其它方法来解决稳定问题吗？请在下方给我留言，你是怎么成功解决这个问题的，或者你试过哪些方法，但是没有奏效。

原文链接：

http://e2e.ti.com/blogs_/b/precisionhub/archive/2015/11/13/settling-time-challenge-and-improvement-tips

编辑：jq