0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁相环回路滤波器设计伽马优化参数

电子设计 来源:网友电子设计发布 作者:网友电子设计发布 2021-12-20 14:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

假设您已经通过迭代信息传递相位边限和回路频宽在锁相环(PLL)上花了一些时间。遗憾地是,还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!你是否试过伽马优化参数?

伽马优化参数

伽马是一个数值大于零的变量。当伽马等于1时,相位边限在回路频处会达到最大值(图1)。很多回路滤波器设计方法设伽马值为1,这是个很好的起点,但还有进一步优化的空间。

pYYBAGGKW7qADIC_AADGUw6nkWY556.png

图1:伽马等于1时的波德图

伽马能够有效用于优化带内相位噪声,尤其是因压控振荡器 (VCO) 带来的提升斜率。此外,如果因为鉴相器频率限制和电荷泵电流,您无法获得更高的回路频宽,伽马能够帮助您打破最大可实现回路频宽的限制。不过,如果您将伽马值设置的很大,则会明显延长锁定时间。

图2所示为伽马对相位噪声的影响。回路频宽和相位边限相同,而伽马值不同。伽马值越高,由于噪声整形回路滤波器平缓度提升,VCO的提升斜率也会变低。

pYYBAGGKW7yAe8fsAAC2YJOQvos694.png

图2:相位噪声vs伽马值为1.0882时(a);相位噪声vs伽马值为3.747时(b)

图3所示为二阶回路滤波器下可实现的最大回路频宽 vs 不同的伽马值。鉴相器频率及电荷泵电流保持不变。

poYBAGGKW7-AVFWiAAClh2gv3aE858.png

图3:回路频宽vs伽马值

如果设计目标为 100kHz 回路频宽,45 度相位边限,当伽马值限制为1时,您最多只能得到79kHz的回路频宽。然而,如果您能接受更高的伽马值,如伽马值等于8,则可以实现设计目标。此时,回路频宽为96.6kHz,相位边限为43.4度。

但较高的伽马值也有其蔽处:锁定时间更长。图4所示为不同伽马值下200MHz频率跃变的锁定时间;回路频宽和相位边限保持不变。当伽马值和回路频宽分别为1和3.7,稳定容差在±100Hz范围内,模拟锁定时间值分别为46.5µs与118µs。

pYYBAGGKW8GAY3MrAACXK1AdEJA419.png

图4:锁定时间vs伽马值

使用案例

只要伽马值优化参数不限于1,您就有更多的自由去开发您的PLL环。例如,如果目标是实现最小时基误差,通常,您需要将回路频宽与相位边限设置为更高的数值。如果伽马值等于1,由于相位边限响应的峰值与回路频宽一致,您可能无法得到期望的高回路频宽值。这种情况下,您可以通过设置大于1的伽马值,牺牲锁定时间。这样,您就可以得到更高的回路频宽值。

了解如何利用PLLatinum™仿真工具快速计算伽马值和PLL值。在“功能等级”复选框中选择“高级”,打开伽马优化参数选项。

审核编辑:何安淇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 滤波器
    +关注

    关注

    162

    文章

    8497

    浏览量

    186608
  • 模拟
    +关注

    关注

    7

    文章

    1448

    浏览量

    85558
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    锁相环环路滤波器带宽设计避坑指南

    说起来,PLL(锁相环)的环路滤波器带宽设计,真的是个让人头疼的问题。每次调参都像在走钢丝——带宽设大了,锁定是快了,但相位噪声蹭蹭往上涨;带宽设小了,相噪倒是好了,锁定时间却能让你等到怀疑人生。
    的头像 发表于 05-21 10:52 657次阅读
    <b class='flag-5'>锁相环</b>环路<b class='flag-5'>滤波器</b>带宽设计避坑指南

    ADF4351解调信号时如何去设计CPout引脚到Vtune两引脚之间的环路滤波器

    Category: Hardware Product Number: ADF4351 我现在要使用一个锁相环去解调一个载波频率为2MHz,码率为6KHz、8KHz、10KHz,频移键控系数
    发表于 05-21 06:59

    利用鉴相鉴频扩展锁相环的捕获范围

    本文将了解如何用鉴相/鉴频(PFD)替代普通鉴相,以扩展锁相环(PLL)的捕获范围。
    的头像 发表于 04-22 14:28 3006次阅读
    利用鉴相鉴频<b class='flag-5'>器</b>扩展<b class='flag-5'>锁相环</b>的捕获范围

    高性能低噪声锁相环LTC6948:设计与应用全解析

    的高性能、低噪声的6.39GHz锁相环,看看它究竟有何独特之处,以及在实际设计中如何发挥其优势。 文件下载: LTC6948.pdf 一、LTC6948概述 LTC6948是一款集成了VCO的高性能低噪声锁相环,它内部包含参考分频
    的头像 发表于 04-21 16:20 307次阅读

    Altera公司锁相环IP核介绍

    锁相环(PLL,Phase Lock Loop)的主要作用是实现输出时钟对输入参考时钟的相位与频率的精确跟踪和同步。锁相环(PLL)的主要模块包括相位频率检测(PFD)、电荷泵、环路滤波器
    的头像 发表于 03-06 15:58 358次阅读
    Altera公司<b class='flag-5'>锁相环</b>IP核介绍

    探索CDC516:高性能3.3V锁相环时钟驱动

    探索CDC516:高性能3.3V锁相环时钟驱动 在电子设计领域,时钟驱动对于确保系统的稳定运行至关重要。今天我们要深入探讨的是德州仪器(Texas Instruments)的CDC516,一款
    的头像 发表于 02-10 14:55 298次阅读

    CDC2516:高性能锁相环时钟驱动的深度解析

    CDC2516:高性能锁相环时钟驱动的深度解析 在电子设计领域,时钟驱动是确保系统稳定运行的关键组件之一。今天,我们就来详细探讨一款高性能的锁相环时钟驱动
    的头像 发表于 02-10 14:50 306次阅读

    CDC509:高性能3.3V锁相环时钟驱动

    CDC509:高性能3.3V锁相环时钟驱动 在电子设计领域,时钟驱动是一项关键技术,尤其是在同步DRAM应用中,需要高精度、低抖动的时钟信号来确保数据的准确传输。德州仪器(Texas
    的头像 发表于 02-10 14:40 554次阅读

    CDCVF25081:高性能锁相环时钟驱动深度解析

    CDCVF25081:高性能锁相环时钟驱动深度解析 引言 在电子设计领域,时钟驱动起着至关重要的作用,它直接影响着系统的稳定性和性能。今天我们要深入探讨的是德州仪器(TI)的CDCVF25081
    的头像 发表于 02-10 14:20 289次阅读

    TLC2932A高性能锁相环芯片详解:设计与应用指南

    介绍的是德州仪器(TI)推出的TLC2932A高性能锁相环芯片,它具有出色的性能和丰富的功能,能为工程师们的设计带来更多便利和可能性。 文件下载: tlc2932a.pdf 一、TLC2932A概述 TLC2932A专为锁相环系统设计,主要由压控振荡
    的头像 发表于 02-10 11:10 371次阅读

    探索TLC2933A高性能锁相环:特性、应用与设计要点

    ,了解其特性、工作原理及应用中的设计要点。 文件下载: tlc2933a.pdf 一、TLC2933A概述 TLC2933A专为锁相环系统设计,主要由电压控制振荡(VCO)和边缘触发型相位频率检测
    的头像 发表于 02-10 11:10 386次阅读

    ‌CDCVF2510 3.3V锁相环时钟驱动技术文档总结

    该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 (PLL) 时钟驱动。它使用锁相环 (PLL) 将反馈 (FBOUT) 输出与时钟 (CLK) 输入信号在频率和相位上精确对齐。它专为
    的头像 发表于 10-08 10:00 957次阅读
    ‌CDCVF2510 3.3V<b class='flag-5'>锁相环</b>时钟驱动<b class='flag-5'>器</b>技术文档总结

    基于锁相环的无轴承同步磁阻电机无速度传感检测技术

    使用场合。为实现无轴承同步磁阻电机高速超高速、低成本、实用化运行,提出了一种基于锁相环法的无速度传感自检测技术。通过应用锁相环原理,设计出无轴承同步磁阻电机无速度传感,并基于 Matlab
    发表于 07-29 16:22

    高压放大器在锁相环稳定重复频率研究中的应用

    频率的锁相环理论和关键器件,以及结果分析。 测试设备: 高压放大器、光电探测、低通滤波器、比例积分控制、PZT等。 图1:稳定重复频率的锁相环
    的头像 发表于 06-06 18:36 944次阅读
    高压放大器在<b class='flag-5'>锁相环</b>稳定重复频率研究中的应用

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡 (VCO),是5G或数据转换时钟
    的头像 发表于 06-04 11:15 1505次阅读
    Analog Devices Inc. ADF4382x小数N分频<b class='flag-5'>锁相环</b> (PLL)数据手册