探究爱Verilog HDL的时间尺度`timescale

`timescale命令用来说明跟在该命令后的模块的时间单位和时间精度。使用`timescale命令可以在同一个设计里包含采用了不同的时间单位的模块。例如，一个设计中包含了两个模块，其中一个模块的时间延迟单位为ns，另一个模块的时间延迟单位为ps。EDA工具仍然可以对这个设计进行仿真测试。

`timescale 命令的格式如下：

`timescale《时间单位》/《时间精度》

在这条命令中，时间单位参量是用来定义模块中仿真时间和延迟时间的基准单位的。时间精度参量是用来声明该模块的仿真时间的精确程度的，该参量被用来对延迟时间值进行取整操作（仿真前），因此该参量又可以被称为取整精度。如果在同一个程序设计里，存在多个`timescale命令，则用最小的时间精度值来决定仿真的时间单位。另外时间精度至少要和时间单位一样精确，时间精度值不能大于时间单位值。

在`timescale命令中，用于说明时间单位和时间精度参量值的数字必须是整数，其有效数字为1、10、100，单位为秒（s）、毫秒（ms）、微秒（us）、纳秒（ns）、皮秒（ps）、毫皮秒（fs）。这几种单位的意义说明见下表。

时间单位 定义

s 秒（1S）

千分之一秒（10-3S） ms

百万分之一秒（10-6S） us

十亿分之一秒（10-9S） ns

万亿分之一秒（10-12S） ps

千万亿分之一秒（10-15S） fs

下面举例说明`timescale命令的用法。

［例1］：`timescale 1ns/1ps

在这个命令之后，模块中所有的时间值都表示是1ns的整数倍。这是因为在`timescale命令中，定义了时间单位是1ns。模块中的延迟时间可表达为带三位小数的实型数，因为 `timescale命令定义时间精度为1ps.

［例2］：`timescale 10us/100ns

在这个例子中，`timescale命令定义后，模块中时间值均为10us的整数倍。因为`timesacle 命令定义的时间单位是10us。延迟时间的最小分辨度为十分之一微秒（100ns），即延迟时间可表达为带一位小数的实型数。

例3：`timescale 10ns/1ns

module test;

reg set;

parameter d=1.55;

initial

begin

#d set=0;

#d set=1;

end

endmodule

在这个例子中，`timescale命令定义了模块test的时间单位为10ns、时间精度为1ns。因此在模块test中，所有的时间值应为10ns的整数倍，且以1ns为时间精度。这样经过取整操作，存在参数d中的延迟时间实际是16ns（即

1.6×10ns），这意味着在仿真时刻为16ns时寄存器set被赋值0，在仿真时刻为32ns时寄存器set被赋值1。仿真时刻值是按照以下的步骤来计算的。

1） 根据时间精度，参数d值被从1.55取整为1.6。

2） 因为时间单位是10ns，时间精度是1ns，所以延迟时间#d作为时间单位的整数倍为16ns。

3） EDA工具预定在仿真时刻为16ns的时候给寄存器set赋值0 （即语句 #d set=0;执行时刻），在仿真时刻为32ns的时候给寄存器set赋值1（即语句 #d set=1;执行时刻），

注意：如果在同一个设计里，多个模块中用到的时间单位不同，需要用到以下的时间结构。

1） 用`timescale命令来声明本模块中所用到的时间单位和时间精度。

2） 用系统任务$printtimescale来输出显示一个模块的时间单位和时间精度。

3） 用系统函数$time和$realtime及%t格式声明来输出显示EDA工具记录的时间信息。

编辑：jq