0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

当ToF像素遇到摩尔定律如何发展?

MEMS 来源:MEMS 作者:麦姆斯咨询编译 2021-03-26 09:39 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

据麦姆斯咨询报道,1975年戈登·摩尔(Gordon Moore)做出了一项预测,这就是著名的摩尔定律:集成电路可以容纳的晶体管数量每两年(或18个月,取决于芯片类型)翻一番,见图1。简单来讲,集成电路的处理性能或处理速度每两年翻一番。通常情况下,对于图像传感器来讲,像素数量每两年翻一番,或像素尺寸每两年增加√2倍。其实没那么快,因为图像传感器更像是模拟芯片,而不是数字芯片,不会与技术节点成比例增长。彩色(RGB)图像传感器能够增加像素尺寸,但带来的是性能降低,因为尺寸/成本的比值非常重要。通过仅对像素区进行有针对性的工艺改进,或多片晶圆3D堆叠,将处理功能转移到较小工艺节点,这也在一定程度上起到了帮助作用。

图1:摩尔定律


将此规律运用到ToF像素领域进行综合思考,与RGB图像传感器不同,ToF像素值需要计量等级。这是因为ToF像素值支持深度测量,而不是让图像看起来“漂亮”。ToF像素值性能由信噪比决定。接下来让我们进行深入探讨。为了简化分析,在研究占主导地位的噪声源时,有三种不同机制。

1. 信号散粒噪声(Signal Shot Noise)
2. 环境散粒噪声(Ambient Shot Noise)
3. 读取噪声(Read Noise)

选择其中一种机制(如:环境散粒噪声)进行深入分析。这里,量子效率(Quantum Efficiency,以下简称QE)是从入射光子中收集光子电荷的概率,而调制对比度(Modulation Contrast,以下简称MC)是光子电荷生成可用于获取深度信号的概率,则:

b990cfb8-8cd1-11eb-8b86-12bb97331649.jpg

假设MC和QE的值处于上限,由于像素面积减少了一半,时间抖动就增加了√2。这是否意味着像素较小会导致性能不佳?事实证明,还有另一个杠杆参数可以提高性能,这是调制频率。来自微软的Cyrus曾在其博客文章中提到了基于相位的ToF测量方法。时间抖动的不同表达方式为:

ba0cee72-8cd1-11eb-8b86-12bb97331649.jpg

ba65821c-8cd1-11eb-8b86-12bb97331649.jpg

图2:环境散粒噪声限制机制:频率标度与像素尺寸的关系


从图2看出,可以通过增加频率来恢复因为像素尺寸缩小产生的性能下降。但是,只有当MC在更高频率时不会显著降低,才可能这样做。微软的ToF技术是高频MC的领导者(频率在320 MHz时MC为78%)。此外,更高的频率会增加芯片功耗和激光光学功耗。

下图(图3)展示了ToF像素尺寸随着摩尔定律发展的规律。

baa2e3fa-8cd1-11eb-8b86-12bb97331649.jpg

图3:摩尔定律 vs. ToF像素尺寸发展


注:文章来自微软资深首席科学家Swati Mehta,由麦姆斯咨询编译。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 摩尔定律
    +关注

    关注

    4

    文章

    640

    浏览量

    81139
  • 图像传感器
    +关注

    关注

    68

    文章

    2087

    浏览量

    132467
  • 数字芯片
    +关注

    关注

    1

    文章

    120

    浏览量

    19102

原文标题:当ToF像素遇到摩尔定律,剧情如何发展?

文章出处:【微信号:MEMSensor,微信公众号:MEMS】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    UWB 定位中的 ToF、TWR、TDoA 是什么?

    想了解 UWB 定位,你一定会遇到三个高频缩写: ToF 、 TWR 、 TDoA 。它们看似专业晦涩,但底层原理并不复杂。本文将用最通俗的方式帮你理清三者的含义、区别和适用场景,方便你在项目选型
    发表于 04-08 11:18

    2.5D封装关键技术的研究进展

    随着摩尔定律指引下的晶体管微缩逼近物理极限,先进封装技术通过系统微型化与异构集成,成为突破芯片性能瓶颈的关键路径。
    的头像 发表于 03-24 09:10 1346次阅读
    2.5D封装关键技术的研究进展

    Chiplet,改变了芯片

    1965年,英特尔联合创始人戈登·摩尔提出了“摩尔定律”。半个多世纪以来,这一定律推动了集成电路(IC)性能的提升和成本的降低,并成为现代数字技术的基础。摩尔定律指出,半导体芯片上的晶
    的头像 发表于 10-17 08:33 3315次阅读
    Chiplet,改变了芯片

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    有人认为摩尔神话会在2028年破灭,也有人在修正着不同的时间点,目前它还依然在发挥着作用。不过它的持续有效性,并不意为着半导体技术的发展遇到挑战,伴随着半导体设备的微型化,其物理极
    发表于 09-06 10:37

    芯片封装的功能、等级以及分类

    摩尔定律趋近物理极限、功率器件制程仍停留在百纳米节点的背景下,芯片“尺寸缩小”与“性能提升”之间的矛盾愈发尖锐。
    的头像 发表于 08-28 13:50 2170次阅读

    摩尔定律 “踩刹车” ,三星 、AP、普迪飞共话半导体制造新变革新机遇

    ,揭示行业正处于从“晶体管密度驱动”向“系统级创新”转型的关键节点。随着摩尔定律放缓、供应链分散化政策推进,一场融合制造技术革新与供应链数字化的产业变革正在上演。
    的头像 发表于 08-19 13:48 1503次阅读
    <b class='flag-5'>当</b><b class='flag-5'>摩尔定律</b> “踩刹车” ,三星 、AP、普迪飞共话半导体制造新变革新机遇

    AI狂飙, FPGA会掉队吗? (上)

    摩尔定律说,集成电路上的晶体管数量大约每两年翻一番。随着晶体管尺寸接近物理极限,摩尔定律的原始含义已不再适用,但计算能力的提升并没有停止。英伟达的SOC在过去几年的发展中,AI算力大致为每两年翻一番
    的头像 发表于 08-07 09:03 1507次阅读
    AI狂飙, FPGA会掉队吗? (上)

    先进封装转接板的典型结构和分类

    摩尔定律精准预言了近几十年集成电路的发展。然而,逐渐逼近的物理极限、更高的性能需求和不再经济的工艺制程,已引发整个半导体行业重新考虑集成工艺方法和系统缩放策略,意味着集成电路产业已经步入后摩尔时代。
    的头像 发表于 08-05 14:59 3120次阅读
    先进封装转接板的典型结构和分类

    Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
    的头像 发表于 07-29 14:49 1381次阅读
    Chiplet与3D封装技术:后<b class='flag-5'>摩尔</b>时代的芯片革命与屹立芯创的良率保障

    晶心科技:摩尔定律放缓,RISC-V在高性能计算的重要性突显

    运算还是快速高频处理计算数据,或是超级电脑,只要设计或计算系统符合三项之一即可称之为HPC。 摩尔定律走过数十年,从1970年代开始,世界领导厂商建立晶圆厂、提供制程工艺,在28nm之前取得非常大的成功。然而28nm之后摩尔定律在接近物理极限之前
    的头像 发表于 07-18 11:13 4480次阅读
    晶心科技:<b class='flag-5'>摩尔定律</b>放缓,RISC-V在高性能计算的重要性突显

    鳍式场效应晶体管的原理和优势

    自半导体晶体管问世以来,集成电路技术便在摩尔定律的指引下迅猛发展摩尔定律预言,单位面积上的晶体管数量每两年翻一番,而这一进步在过去几十年里得到了充分验证。
    的头像 发表于 06-03 18:24 2301次阅读
    鳍式场效应晶体管的原理和优势

    电力电子中的“摩尔定律”(2)

    04平面磁集成技术的发展在此基础上,平面磁集成技术开始广泛应用于高功率密度场景,通过将变压器的绕组(winding)设计在pcb电路板上从而代替利兹线,从而极大降低了变压器的高度。然而pcb的铜带厚度并不大,一般不会超过4oz(140μm),因此想要通过pcb传输大电流会有极大的损耗。为
    的头像 发表于 05-17 08:33 747次阅读
    电力电子中的“<b class='flag-5'>摩尔定律</b>”(2)

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    。 然而,随着摩尔定律逼近物理极限,传统掩模设计方法面临巨大挑战,以2nm制程为例,掩膜版上的每个图形特征尺寸仅为头发丝直径的五万分之一,任何微小误差都可能导致芯片失效。对此,新思科技(Synopsys)推出制造解决方案,尤其是
    的头像 发表于 05-16 09:36 6226次阅读
    跨越<b class='flag-5'>摩尔定律</b>,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电力电子中的“摩尔定律”(1)

    本文是第二届电力电子科普征文大赛的获奖作品,来自上海科技大学刘赜源的投稿。著名的摩尔定律中指出,集成电路每过一定时间就会性能翻倍,成本减半。那么电力电子当中是否也存在着摩尔定律呢?1965年,英特尔
    的头像 发表于 05-10 08:32 982次阅读
    电力电子中的“<b class='flag-5'>摩尔定律</b>”(1)

    玻璃基板在芯片封装中的应用

    自集成电路诞生以来,摩尔定律一直是其发展的核心驱动力。根据摩尔定律,集成电路单位面积上的晶体管数量每18到24个月翻一番,性能也随之提升。然而,随着晶体管尺寸的不断缩小,制造工艺的复杂度和成本急剧
    的头像 发表于 04-23 11:53 3611次阅读
    玻璃基板在芯片封装中的应用