前言
因为外界总会对电路存在或多或少的干扰,对于数字信号,很可能导致传输的数据出现千差万别。
对于很多需要传输数据的场合,尤其是一些数据可能会影响一些硬件的动作(诸如嵌入式的一些设备、机器人等),错误的数据可能会带来一些隐性风险,想想都可怕。
由于本人是嵌入式相关领域的,平时玩的都是单片机,当然单片机的性能千差万别,不过很多的性能都只能说是勉强够用,毕竟成本考虑。
所以今天的校验算法,比较简单,但是有效,尤其是一些性能一般的硬件。
说道今日主角:累加和校验算法,又名CheckSum算法。至于出处,这里就不考究了。
累加和校验算法的实现
发送方:
对要数据累加,得到一个数据和,对和求反,即得到我们的校验值。然后把要发的数据和这个校验值一起发送给接收方。
接收方:
对接收的数据(包括校验和)进行累加,然后加1,如果得到0,那么说明数据没有出现传输错误。
注意,此处发送方和接收方用于保存累加结果的类型一定要一致,否则加1就无法实现溢出从而无法得到0,校验就会无效。
还是举个例子:
发送方:要发送0xA8,0x50,我们使用unsigned char(8位)来保存累加和,即为0xF8(0b11111000),取反得到校验和为0x07(0b00000111)。然后将这三个数据发送出去。
接收方:如果接收正确,这三个数据的累加和就是(0b11111111),此时加1,则得到的结果为0(实际得到的应该是0b100000000,但是由于是使用unsigned char(8位)来保存累加和,所以高位被截取掉,只剩下了低八位的8个0).
由上面的例子,我们可以知道算法的目的是:使累加和和校验值相加得到一个二进制下每一位都是1的结果,这个结果很明显很好处理,这种算法实现起来也很简单,下面给出C语言的代码示例。
发送方:以下是如何得到校验值的代码,结果就是我们想要的校验值。
接收方:输入已包含发送发发来的校验值,如果函数返回的值如果是0,说明数据正确。
责任编辑:lq
-
嵌入式
+关注
关注
5186文章
20146浏览量
328782 -
累加
+关注
关注
0文章
6浏览量
6931 -
校验算法
+关注
关注
0文章
5浏览量
6723
原文标题:累加和校验算法在嵌入式中的应用~
文章出处:【微信号:gh_c472c2199c88,微信公众号:嵌入式微处理器】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
硬件循环冗余校验(CRC)模块介绍
CS校验原理与应用
CRC校验的原理和应用
CRC校验的本质和物理意义
电能质量在线监测装置自诊断功能的软件校验具体是如何实现的?
SM4算法实现分享(一)算法原理
AES加解密算法逻辑实现及其在蜂鸟E203SoC上的应用介绍
针对AES算法的安全防护设计
基于E203 RISC-V的音频信号处理系统 -协处理器的乘累加过程
基于FPGA实现FOC算法之PWM模块设计
基于FPGA的压缩算法加速实现
用TXT编辑器打开十六进制文件,如何知道校验和值?
相位累加器的实现原理
基于Verilog语言实现CRC校验

累加和校验算法的实现
评论