,可前往“应用上架 > 版本信息”下待发布的版本界面查看审核状态。
6.未通过审核:在“审核意见”栏查看审核结果。点击“审核报告”,可查看详细内容并根据报告内容修复问题。
若审核报告中
发表于 12-04 14:23
“ KiCad 9.0.6 正式发布!该版本主要修复 9.0.5 带来几个比较严重的 Bug,建议升级。 ” KiCad 9.0.6 版正式发布。9.0.6 稳定版本包含自上一版
发表于 10-31 11:17
•2491次阅读
/-/milestones/50 此版本包含多个关键错误修复,因此请考虑尽快升级。 9.0.5 版本是由 9.0 分支制作而成,并从开发分支中进行了一些精心挑选的更改。 适用于 Windows、macOS 和 Linu
发表于 10-05 08:15
•714次阅读
/-/milestones/48 此版本包含多个关键错误修复,因此请考虑尽快升级。 9.0.4 版本是由 9.0 分支制作而成,并从开发分支中进行了一些精心挑选的更改。 适用于 Windows、macOS 和 Linu
发表于 08-19 11:14
•3527次阅读
/-/milestones/47 此版本包含多个关键错误修复,因此请考虑尽快升级。 9.0.3 版本是由 9.0 分支制作而成,并从开发分支中进行了一些精心挑选的更改。 适用于 Windows、macOS 和 Linux 的软
发表于 07-09 11:13
•3667次阅读
“ KiCad 9.0.2 正式发布! ” KiCad 9.0.2 版正式发布。9.0.2 稳定版本包含自上一版本以来的关键错误修复和其他小改进。 自 9.0.0 版本以来所有已修复
发表于 05-09 11:14
•1314次阅读
“ KiCad 9.0.1 正式发布! ” KiCad 9.0.1 版正式发布。9.0.1 稳定版本包含自上一版本以来的关键错误修复和其他小改进。 自 9.0.0 版本以来所有已修复
发表于 03-31 11:12
•1868次阅读
“ 我知道您想问什么,9.0 还在打包中,就快发布了! ” KiCad 8.0.9 版正式发布。8.0.9 稳定版本包含自上一版本以来的关键错误修复和其他小改进。 自 8.0.8 版本
发表于 02-20 11:18
•1283次阅读
近日,苹果于 2 月 4 日停止了对 iOS 18.2.1 版本的签名。 据了解,苹果于 1 月 7 日发布 iOS 18.2.1 版本更新,旨在修复一些重要问题,可惜未详细说明具体
发表于 02-05 16:26
•1117次阅读
苹果公司近期发布了针对iPhone、iPad和Mac的最新软件更新,这一更新举措标志着苹果在全面推广其人工智能服务方面迈出了重要一步。 据悉,此次更新包括iOS 18.3、iPadOS 18.3以及
发表于 02-05 14:04
•643次阅读
关于AD转换器ADS805E的若干问题1.使用0-5V伏量程时需要将vref和INn连接一起,Sel接地,此时INn端的共模电压2.5v是由vref端提供吗?还是需要在REFT和REFB间连接两个
发表于 01-20 06:26
各位专家,你们好,我测试用的是TI公司的ADS5263EVM开发板,目前有以下问题,急需解决:
(1)只给板子上电,不提供采样时钟输入,有帧时钟,位时钟,和数据输出。其中帧时钟为几百HZ占空比不为50的方波,位时钟为几KHZ占空比不为50的方波
(2)对板子上电,提供采样时钟,不提供信号输入,帧时钟,位时钟输出正确,有数据输出
(3)EVM开发板提供了板子的原理图,原理图与ADS5263数据手册,有三个管脚对不上,比如说datasheet中有SDOUT,而开发板原理图中对应管脚为NC,还有两个管脚datasheet中为NC,但原理图中有东西
(4)ADS5263一定需要寄存器配置才能使用吗?默认模式下,是不是帧时钟输出为1X,位时钟为8X,数据输出为16为串行码,如果这样的话,可以不需要配置寄存器?寄存器配置下电应该无效,再上电恢复默认状态吧?
(5)根据datasheet,默认模式下,A端口为16位模式,B端口为14位模式,无论信号从A还是B输入,输出都应该在2,4,6,8通道,但是我现在对IN3A输入,信号输出却在5通道
(6)我现在使用开发板,外飞线至FPGA板进行寄存器配置和解串,采样时钟为10M(最低),信号输入为1M占空比为50%的方波,输出5个FFFF和5个0000,但是将占空比改为60%后,输出就会发生错误,会有4F86这种数据出现,100个16位数据估计才会出现4个FFFF和6个0000的情况,其余全部是错误数据
由于这些问题的困扰,请教各位前辈不吝赐教,谢谢
发表于 01-16 06:16
“ KiCad 8.0.8 修复了一些崩溃的问题。建议尽快更新! ” KiCad 8.0.8 版正式发布。8.0.8 稳定版本包含自上一版本以来的关键错误修复和其他小改进。 自 8.0.7
发表于 01-14 11:17
•1358次阅读
我列举一下这几天的疑问,
1.根据datasheet描述,The DOUT/DRDY output signal alternates between two modes of operation.AD的输出应该是在2种模式之间循环,但是经过测试发现不准确,以t4之后的下降沿为data ready依据,如果我上电之后立即检测这个下降沿,可以检测得到,但是如果我加入一个激活条件,使它在收到外部信号之后进行这个下降沿的检测,那么之后再也检测不到,换成高电平也一样,信号始终保持低电平,而不是2种模式循环,我也做过仿真,如果DRDY/DOUT能按照时序图一直变换,那么无论循环多少次,输出应该都是毫无问题的,然而实际操作时却并不是和预期一样,这是第一个问题。
2.因为第一个问题,我想了另一个偏方来应对,上电之后将sclk拉高,足够长时间使它进入power down模式,之后收到外部信号再将sclk拉低,接下来检测下降沿,可以成功,一直到读取完24bit数据都没问题,但是关键问题来了,我想用ad实现10000个数据的连续采集,但是做完循环后测试,发现只能完成8个循环,而且异常稳定!每次都是8个循环之后无法检测到输出重新置高的时刻,突然就无法进入DRDY模式了,按理说,能进行第二次循环,那么接下来的无论多少次也没问题才对,循环部分的程序都是一样的,但是为什么后面就不行了呢?循环次数无论是10000,还是100,或者是30,结果都是在第8次循环后戛然而止,我尝试了各种方法,但是依然没有起色。
3.在尝试解决的过程中,我又有了新的疑问,先前我的clk信号是在程序中自己产生的,上电后才有,完成一次采集没有问题,但是我将clk输入换成晶振经过pll分频后的输出,却无法进行一次采集,从上电开始就无法检测到电平变换,我猜测和Prior to power-up, all digital and analog-input pins must be LOW.这个问题有关,不知道是不是?然后是DOUT的问题,24个SCLK之后是什么状态?一直保持最后一位直到下一个循环?手册上并没有提及,根据If more than 24 SCLKs were provided during DOUT mode, the DOUT/DRDY line would stay LOW until the time defined by t4.这句话,我通过提供25个SCLK,使24个SCLK之后读取下一个循环的高电平不受影响。还有这个时间表,tosc是CLK周期,那CLK也是CLK周期吧?干嘛要用两种表示方法呢,我还一度以为自己时序上出了问题。
4.然后是datasheet上我觉得有疑点的地方,The DOUT/DRDY pin is pulled LOW, indicating that new data is available to be read by the external microcontroller/microprocessor.这句话是说拉低产生的下降沿是指示标志,还是低电平是指示标志?DOUT/DRDY在我遇到问题过程中一直保持低电平,这难道是data ready?但是时序图明显又不符合,这样我最大的疑问又回到了1,ADS1254到底能不能在DRDY和DOUT两种模式之间无限循环?
以上是我的所有问题,困扰了我好几天,自己是真的解决不了了,第一次来TI论坛求助,希望大家能帮帮忙,谢谢!
发表于 12-24 06:51
“ KiCad 8.0.7 修复了一些崩溃的问题。建议尽快更新! ” KiCad 8.0.7 版正式发布。8.0.7 稳定版本包含自上一版本以来的关键错误修复和其他小改进。 自 8.0.6 版本
发表于 12-08 01:10
•1692次阅读
评论