如何修改时钟频率
描述
为 VCU129 开发板提供的 BOARDUI.exe 可用于为板载 Si5348 时钟模块编写程序。
默认频率为 156.25Mhz，该频率的设置文件在 BOARDUI 的 clockFiles 目录下提供。
如何修改时钟频率？
解决方案
为 Si5348 提供寄存器设置的文件是使用时钟构建器专业版构建的。
要将时钟设置为所需的值，可以使用以下工具。
请参考 (UG1318) 或 XTP564 中为 VCU129 开发板提供的地址映射，生成所需设置文件，与 BOARDUI.exe 联用，进行编程。
如对时钟生成器专业版的使用有疑问，请联系 SiLabs。
审核编辑：何安
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
时钟
+关注
关注
10文章
1480浏览量
130306
发布评论请先 登录
相关推荐
基于RASC的keil电子时钟制作(瑞萨RA)(8)----按键修改数码管时间
前几节课程已经单独驱动了数码管和RTC，同时已经整合成了能够用数码管显示具体时间，但是无法修改时间，这节就来配置使用按键修改具体的日期。
电子时钟制作(瑞萨RA)(7)----按键修改数码管时间
前几节课程已经单独驱动了数码管和RTC，同时已经整合成了能够用数码管显示具体时间，但是无法修改时间，这节就来配置使用按键修改具体的日期。
STM32H7时钟I/O响应频率和定时器最高频率的测试方法
针对常规STM32系列性能测试所引起的准确度低、可靠性差、操作困难等问题，文中提出了一种关于I/O响应频率以及定时器最高频率的极限性能测试方法。通过对STM32H7时钟频率进行最高
fpga与dsp通讯怎样同步时钟频率？dsp和fpga通信如何测试？
fpga与dsp通讯怎样同步时钟频率？dsp和fpga通信如何测试？ 在FPGA与DSP通讯时，同步时钟频率非常重要，因为不同的设备有不同的时钟
为什么需要debug时钟频率 Debug时钟频率原理详解
在芯片设计中，为了便于定位故障，有时候需要确认部分时钟频率是否正确，需要部分debug手段。常见的方式是：将时钟信号引到芯片管脚，通过仪器测量。这类方式必须要测量仪器，并且需要熟练使用，耗时较长。还有一种简单的方式，通过
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（4）
) xapp890-zynq-sobel-vivado-hls.pdf
5.1 HLS 工程说明(1) 时钟HLS 工程配置的时钟为 100MHz。如需修改时钟频率， 请打开 HLS
发表于 08-24 14:54
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（3）
运算功能， 同时提供提高运算效率的方法。
4.1 HLS 工程说明(1) 时钟HLS 工程配置的时钟为 100MHz。如需修改时钟频率， 请打开 HLS 工程后点击 ，在弹出的界面中
发表于 08-24 14:52
嵌入式HLS 案例开发手册——基于Zynq-7010/20工业开发板（2）
时钟用于计算 0.5s 间隔时间进行 LED2 亮灭状态控制，生成的 IP 核亦需接入该时钟。如需修改时钟频率， 请打开 HLS 工程后点击
，在弹出的界面中的 Synthesis 栏
发表于 08-24 14:44
DS3112发送时钟的时钟速率和频率容差
的特性，因此时钟将成对描述为DS3（E3）、DS2（E2）和DS1（E1）。本应用笔记阐明了发送时钟的频率容差、发送和接收时钟速率能力以及DS1/E1发送和接收
工商网监
评论