0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3nm/5nm Intel CPU有望近期量产

如意 来源:快科技 作者:朝晖 2021-01-14 10:37 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

此前有报道称,Intel正在考虑将一些芯片外包给台积电,以此来利用后者最先进的制程,比如7nm、5nm。

今日,TrendForce集邦咨询旗下半导体研究处表示,Intel目前在非CPU类的IC制造约有15~20%代工,主要在台积电与联电投片。

据悉,Intel 2021年正着手将酷睿i3 CPU的产品释单台积电的5nm,预计下半年开始量产。

此外,Intel中长期也规划将终端CPU交由代工,预计会在2022年下半年开始于台积电量产3nm的相关产品。

TrendForce表示,Intel扩大产品线代工除了可维持原有IDM的模式(垂直整合制造,指从设计、制造、封装测试到销售自有品牌IC都一手包办),也能维持高毛利的自研产线与合适的资本支出。

同时凭借台积电全方位的晶圆代工服务,加上整合小芯片(Chiplets)、晶圆级封装(CoWoS)、整合扇出型封装(InFO)、系统整合芯片(SoIC)等先进封装技术优势。

除了能与台积电在既有的产品线进行合作外,产品制造也有更多元的选择,同时有机会与AMD等竞争对手在先进制程节点上站在同一水平。
责编AJX

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20149

    浏览量

    247197
  • 台积电
    +关注

    关注

    44

    文章

    5787

    浏览量

    174774
  • intel
    +关注

    关注

    19

    文章

    3506

    浏览量

    190571
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    小米自研3nm旗舰SoC、4G基带亮相!雷军回顾11年造芯路

    电子发烧友网报道(文/梁浩斌)来了!雷总带着小米自研3nm旗舰手机芯片来了! 在5月22日晚上的小米15周年战略新品发布会上,雷军宣布小米15S Pro、小米Pad7 Ultra两款设备首发搭载玄戒
    的头像 发表于 05-23 09:07 6579次阅读
    小米自研<b class='flag-5'>3nm</b>旗舰SoC、4G基带亮相!雷军回顾11年造芯路

    3D封装的优势、结构类型与特点

    近年来,随着移动通信和便携式智能设备需求的飞速增长及性能的不断提升,对半导体集成电路性能的要求日益提高。然而,当集成电路芯片特征尺寸持续缩减至几十纳米,乃至最新量产5nm3nm
    的头像 发表于 08-12 10:58 1993次阅读
    <b class='flag-5'>3</b>D封装的优势、结构类型与特点

    今日看点丨蔚来自研全球首颗车规5nm芯片!;沃尔沃中国区启动裁员计划

    1. 蔚来自研全球首颗车规5nm 芯片!将对全行业开放   据了解,李斌在直播中介绍了蔚来自研神玑NX9031芯片,他表示:“这是全球首颗车规5nm的智驾芯片,这个应该说是量产非常不容易的,要能支持
    发表于 07-08 10:50 1970次阅读

    台积电2nm良率超 90%!苹果等巨头抢单

    当行业还在热议3nm工艺量产进展时,台积电已经悄悄把2nm技术推到了关键门槛!据《经济日报》报道,台积电2nm芯片良品率已突破 90%,实现重大技术飞跃!
    的头像 发表于 06-04 15:20 903次阅读

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电子发烧友网报道(文/黄山明)在半导体行业迈向3nm及以下节点的今天,光刻工艺的精度与效率已成为决定芯片性能与成本的核心要素。光刻掩模作为光刻技术的“底片”,其设计质量直接决定了晶体管结构的精准度
    的头像 发表于 05-16 09:36 5451次阅读
    跨越摩尔定律,新思科技掩膜方案凭何改写<b class='flag-5'>3nm</b>以下芯片游戏规则

    三星在4nm逻辑芯片上实现40%以上的测试良率

    %左右开始,随着进入量产阶段,良率会逐渐提高”。 星电子将在 12Hi HBM4 中采用 1c nm DRAM 内存芯片和 4nm 逻辑芯片, 虽然逻辑芯片端的初始成绩较为喜人,但 1c DRAM 方面
    发表于 04-18 10:52

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新一代汽车电子和高性能计算应用的严格要求。
    的头像 发表于 04-16 10:17 749次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车工艺上实现流片成功

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    次公开了 SF1.4(1.4nm 级别)工艺,原预计 2027 年实现量产。按照三星当时的说法,SF1.4 将纳米片的数量从 3 个增加到 4 个,有望显著改善芯片在性能和功耗方面的表
    的头像 发表于 03-23 11:17 1736次阅读

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺​

    次公开了 SF1.4(1.4nm 级别)工艺,原预计 2027 年实现量产。按照三星当时的说法,SF1.4 将纳米片的数量从 3 个增加到 4 个,有望显著改善芯片在性能和功耗方面的表
    的头像 发表于 03-22 00:02 2370次阅读

    曝三星已量产第四代4nm芯片

    据外媒曝料称三星已量产第四代4nm芯片。报道中称三星自从2021年首次量产4nm芯片以来,每年都在改进技术。三星现在使用的是其最新的第四代4nm
    的头像 发表于 03-12 16:07 1.3w次阅读

    DLP9500UV在355nm纳秒激光器应用的损伤阈值是多少?

    DLP9500UV在355nm纳秒激光器应用的损伤阈值是多少,480mW/cm²能否使用,有没有在355nm下的客户应用案例? 这个是激光器的参数:355nm,脉宽5ns,单脉冲能量
    发表于 02-20 08:42

    台积电加大亚利桑那州厂投资,筹备量产3nm/2nm芯片

    据最新消息,台积电正计划加大对美国亚利桑那州工厂的投资力度,旨在推广“美国制造”理念并扩展其生产计划。据悉,此次投资将着重于扩大生产线规模,为未来的3nm和2nm等先进工艺做准备。
    的头像 发表于 02-12 17:04 943次阅读

    苹果M5芯片量产,采用台积电N3P制程工艺

    近日,据报道,苹果已经正式启动了M5系列芯片的量产工作。这款备受期待的芯片预计将在今年下半年面世,并有望由iPad Pro首发搭载。 苹果M5系列芯片的一大亮点在于其采用了台积电最新一
    的头像 发表于 02-06 14:17 1247次阅读

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm等先进制程技术订单涨价,涨幅在
    的头像 发表于 01-03 10:35 1023次阅读

    台积电2nm工艺将量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了一个不同的方向。据悉,A19系列芯片将采用台积电的第三代3nm工艺(N3P)进行制造,并将由即将发布的iPhone 17系列首发搭载。 虽然A19系列未能成为台积电2nm工艺的首批应用,但苹果并未
    的头像 发表于 12-26 11:22 1022次阅读