0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

晶体管小型化遇瓶颈,3D技术崛起

w0oW_guanchacai 来源:科工力量 作者:科工力量 2020-11-17 16:41 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

从台积电到阿斯麦尔(ASML),一段时间以来美国频频借助各种手段,将商业问题政治化,打压中国的半导体行业。但《日本经济新闻》在10月21日的一篇评论里指出,随着半导体技术的革新,以及中国科技的发展,未来半导体技术的大趋势,其实有利于中国。

《日经》:半导体科技发展趋势,有利于中国 原日本半导体巨头尔必达社长,现中国芯片制造商紫光集团的高级副总裁坂本幸雄,在文中对中国半导体行业的前景尤为乐观:“当今世界,后来者拥有更好的机会,赶上现在的领导者。” 他还在文中援引一名中国商界人士的话说:“中国科技行业的领袖们现在感谢特朗普,因为他帮助他们下定决心,自主开发技术。” 文章指出,历史上技术范式的改变,常常能为行业的新参与者创造机会。如今,坂本幸雄也从当今半导体行业的技术趋势中,看出了这种趋势。

晶体管小型化遇瓶颈,3D技术崛起长期以来,半导体行业都受制于“摩尔定律”,即集成电路芯片上可以容纳的晶体管数目,大约每24个月便会增加一倍。但实际上,大约2005年前后,芯片表面晶体管和电路尺寸的缩小化之路遇到了瓶颈。当时,晶体管的尺寸已缩小至30纳米左右,而这一尺寸,是由一种叫做“栅极”(gate)的中央电极来衡量的。 随后,晶体管的小型化之路趋向缓慢。《日经》称,从32纳米到近期的10纳米,虽然芯片制造商一直在标榜芯片制程的缩小。但从2005年前后,这些数字不再是栅极的实际尺寸了。如今,所谓的“10纳米”或“7纳米”,只是芯片制造商的一种品牌标签。 例如,东京大学的平本俊郎教授就向《日经》表示,去年台积电制造的7纳米芯片,实际的栅极尺寸为18纳米左右。而这,已经与过去栅极尺寸也为32纳米的32纳米芯片,有了明显的偏差。

台积电生产的芯片 官方图 由于晶体管小型化的难度,以及成本都在不断上升,因此各大芯片制造商目前已转向一种三维技术,即利用传统晶圆表面上方的空间,将更多晶体管装载到芯片上。如今最先进的NAND闪存芯片,即在最底层的晶圆裸片上,堆叠了96至128层的集成电路。 随着层数的增加和芯片的增厚,晶体管的小型化过程在闪存领域发生了逆转。业内专家介绍称,如今闪存芯片的典型晶体管尺寸大约在22至 32纳米范围内,比几年前闪存芯片中使用的14纳米晶体管要大。 而这种芯片制造技术从晶体管小型化到三维技术的重要转变,可能会影响业界对芯片制造过程中最困难的部分——光刻技术的态度。 光蚀刻法是一种工艺,在硅晶圆的光敏表面上,通过一个称为光掩膜的玻璃板将光投射到硅晶圆上,在玻璃掩膜上可以画出电路计划的图像。这就像传统的照片显影过程,在透明胶片上捕捉到的图像,通过投射光线穿过负片,对准感光纸,将其印在纸上。 随着电路进一步小型化,这一过程需要短波光,来获得更好的分辨率。最先进的微型化技术需要超紫外或极紫外(EUV)光谱范围的不可见光。

光刻机中“解放”《日经》称,如今阿斯麦尔是光刻机产业内的垄断企业,一台EUV光刻机的售价大约在1.2亿至1.7亿美元之间。然而,芯片制造商购买的阿斯麦尔光刻机,实际上只能应用于整个芯片制造过程的极小部分,也只能带来适度的微型化效果。

阿斯麦尔光刻机 阿斯麦尔官方图 如今,EUV光刻机只能用于制造逻辑芯片,如电脑的微型处理器智能手机的系统芯片,以及游戏和人工智能领域的图形处理器等。由于由于电路组成的复杂性,逻辑芯片尚不能完全使用三维技术。 对芯片制造商来说,只为制造这些芯片就使用EUV光刻机,成本和难度可能并不那么合理。 实际上,如果一家芯片制造商要使用EUV光刻机,它还需要使用许多其他工艺,来优化EUV光刻技术,这就意味着厂商要投入大量资金,来购买各种先进设备。而装备越先进,供应商就越少,美国的禁令也就越有效。 但是,如今闪存芯片的制造过程已经可以跳过EUV光刻机。 并且,如果能跳过EUV光刻机的限制,那么芯片制造商的选择就更多了。《日经》称,日本佳能和尼康,如今也能生产非EUV光刻机。迄今为止,美国并未禁止这两家厂商对中国芯片制造商出货。 另一方面,包括华为在内,一些中国公司也一直在努力开发自己的光刻机。紫光集团旗下的长江存储也在今年宣布成功研发128层QLC3DNAND闪存(型号:X2-6070),并已在多家控制器厂商SSD等终端存储产品上通过验证。 《日经》认为,当前美国方面似乎将限制中国的重点放在EUV光刻机上,但中国正在积累三维芯片制造技术,这最终将应用于先进的逻辑芯片,帮助中国避免依赖基于EUV光刻机的芯片微型化。 并且,从长远来看中国有能力提高芯片所有相关领域的技术,如材料、光学、化学、晶圆制造过程控制、表面检测和功能测试等。 不少专业人士,也看好中国在芯片制造领域的潜能。曾在中芯国际担任首席技术官的生驹俊明表示,基于他在中国的经验,他认为中国有足够数量的有能力的科学家和工程师来开发自己的芯片制造设备和芯片设计软件。 东京科学大学教授若林秀树表示,开发芯片制造设备和材料的整个供应链不是一朝一夕就能完成的。但他表示,“中国有可能在10至20年内成为这一领域的主导国家,因为它在所有科学和工程领域都拥有大量人才。” 对中国这样的追赶者而言,技术趋势也是一个优势。信息技术分析机构高德纳公司(Gatner)研究副总裁萨缪尔·王(Samuel Wang)表示:“新技术,如新材料、3D、人工智能辅助芯片设计和基于云技术的制造协作,都将为新兴企业创造新的机会。”

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    336

    文章

    29977

    浏览量

    258127
  • 晶体管
    +关注

    关注

    78

    文章

    10250

    浏览量

    146250
  • 人工智能
    +关注

    关注

    1813

    文章

    49734

    浏览量

    261472

原文标题:日媒:半导体科技发展趋势有利于中国

文章出处:【微信号:guanchacaijing,微信公众号:科工力量】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一个晶体管和一个单片偏置网络,单片偏置网络由两个电阻器组成,一个是串联基极电阻器,另一个是基极-发射极
    的头像 发表于 11-24 16:27 455次阅读
    MUN5136数字<b class='flag-5'>晶体管</b><b class='flag-5'>技术</b>解析与应用指南

    【海翔科技】玻璃晶圆 TTV 厚度对 3D 集成封装可靠性的影响评估

    一、引言 随着半导体技术小型化、高性能发展,3D 集成封装技术凭借其能有效提高芯片集成度、缩短信号传输距离等优势,成为行业发展的重要方
    的头像 发表于 10-14 15:24 249次阅读
    【海翔科技】玻璃晶圆 TTV 厚度对 <b class='flag-5'>3D</b> 集成封装可靠性的影响评估

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 09-15 15:31

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    。 叉行片:连接并集成两个晶体管NFET和PFET,它们之间同时被放置一层不到10nm的绝缘膜,放置缺陷的发生。 CFET:属于下一代晶体管结构,采用3D堆叠式GAAFET,面积可缩小至原来的50
    发表于 09-15 14:50

    iTOF技术,多样3D视觉应用

    视觉传感器对于机器信息获取至关重要,正在从二维(2D)发展到三维(3D),在某些方面模仿并超越人类的视觉能力,从而推动创新应用。3D 视觉解决方案大致分为立体视觉、结构光和飞行时间 (TOF)
    发表于 09-05 07:24

    华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的芯片
    的头像 发表于 08-07 15:42 3818次阅读
    华大九天推出芯粒(Chiplet)与2.5<b class='flag-5'>D</b>/<b class='flag-5'>3D</b>先进封装版图设计解决方案Empyrean Storm

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面晶体管到MBCFET,每一次架构演进到底解决了哪些物理瓶颈呢?
    的头像 发表于 07-08 16:28 1877次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    下一代高速芯片晶体管解制造问题解决了!

    和 SF3E 工艺技术,从 FinFET 晶体管过渡到 GAA 晶体管。GAA 晶体管结构允许电流流过水平堆叠的硅层,这些硅层四周均被材料
    发表于 06-20 10:40

    ZSKY-D882-SOT-89-3L NPN硅功率晶体管规格书

    电子发烧友网站提供《ZSKY-D882-SOT-89-3L NPN硅功率晶体管规格书.pdf》资料免费下载
    发表于 05-14 17:21 0次下载

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的一种选择,而传统二进制逻辑门电路通常比较复杂
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    下一代3D晶体管技术突破,半导体行业迎新曙光!

    新的晶体管技术。加州大学圣巴巴拉分校的研究人员在这一领域迈出了重要一步,他们利用二维(2D)半导体技术,成功研发出新型三维(3D
    的头像 发表于 03-20 15:30 1006次阅读
    下一代<b class='flag-5'>3D</b><b class='flag-5'>晶体管</b><b class='flag-5'>技术</b>突破,半导体行业迎新曙光!

    晶体管电路设计(上)[日 铃木雅臣]

    本书主要介绍了晶体管和FET的工作原理,放大电路的工作,增强输出的电路,小型功率放大器的设计与制作,功率放大器的设计与制作,拓宽频率特性,视频选择器的设计和制作,渥尔曼电路的设计,负反馈放大电路的设计,直流稳定电源的设计与制作,差动放大电路的设计,op放大器电路的设计与制
    发表于 03-07 13:46

    晶体管电路设计与制作

    这本书介绍了晶体管的基本特性,单电路的设计与制作, 双管电路的设计与制作,3~5电路的设计与制作,6以上电路的设计与制作。书中具体内容
    发表于 02-26 19:55

    技术前沿:半导体先进封装从2D3D的关键

    技术前沿:半导体先进封装从2D3D的关键 半导体分类 集成电路封测技术水平及特点     1. 发展概述 ·自20世纪90年代以来,集成电路封装
    的头像 发表于 01-07 09:08 3117次阅读
    <b class='flag-5'>技术</b>前沿:半导体先进封装从2<b class='flag-5'>D</b>到<b class='flag-5'>3D</b>的关键