提高PCB性能的常见技巧介绍

电磁兼容性是全球大多数市场上销售的电子产品的关键要求。大多数EMC设计注意事项都是在PCB设计阶段发现的，因此在本文中，我们将介绍一些有助于提高PCB性能的常见技巧和技巧。

什么是EMC？

电磁兼容性（EMC）是一种精心设计电子电路的方法，它能使电子电路对其他电子产品的影响最小化，并能抵抗其他电路的影响。尽管大多数电路都能正常工作，但全世界大多数国家的产品法律和法规都要求商业产品遵守严格的EMC要求。要了解如何降低电磁兼容，重要的是要知道电磁辐射到底是什么。

电磁兼容辐射是由交流/开关电流产生的杂散无线电波，任何带有交流电的导体都充当天线。因此，设计人员的工作就是让产品中的所有导体都不能发射强无线电波。

初步设计考虑

由于电磁辐射是无线电波，电磁兼容问题的常见来源包括大多数高速开关设备、数据总线和无线电电路。由开关模式电源引起电磁兼容性问题以及将开关噪声注入电源轨而臭名昭著，而Wi-Fi模块也可能存在严重问题。高速数据总线（如SPI、PCIe和内存通道）也可能是干扰源，必须小心地对这些轨迹进行路由，以将干扰降至最低。

在PCB上布线之前，必须仔细考虑PCB的设计和布局。很多信息都可以在网上免费获得，但总的来说，遵循以下规则是至关重要的。

模拟功能等应基于数字元件分组

如果可能的话，连接器应该放在PCB的一侧。

连接部件之间的距离应最小化

高速连接器应分组，并与模拟连接器分开

PCB布线技巧

布线PCB轨迹是确定元件和连接器应放置在何处的同样重要的设计步骤。与初始设计阶段一样，在路由跟踪时，设计可以考虑许多不同的因素。

PCB层

虽然两层PCB通常是最便宜的选择，但它们有一个缺点，即不允许使用功率面。任何具有两层以上的PCB都有机会使用电源平面，其中整个层专用于电源轨（如5V）或接地。在四层PCB中，最好使用两个内层作为功率平面，因为这将使两层之间的电容最大化，并为电流回路和发射的发射提供最小的返回路径。

微分对

差分对，如在USB中找到的差分对，应始终相邻进行路由，中间没有任何迹线或平面。同样重要的是，这些迹线的长度相同，因为这有助于阻抗匹配。如果两个迹线间隔过大，或阻抗不相等，不仅会影响差分对的性能（即噪声和速度），还会导致电流回路，从而导致无线电发射。

保护迹线

保护迹线是一种特殊布线的地面迹线，它围绕着一条迹线的任意一侧，可以用来抵抗对外部源的干扰，也可以防止迹线的杂散发射逸出（保护迹线充当环绕该迹线的简单法拉第笼）。

缝合孔

缝合通孔是一种通孔，通常连接到地面，并环绕特别嘈杂的区域。它们通常存在于多氯联苯上，就像保护痕迹一样，起到法拉第笼的作用，帮助吸收散失的电磁辐射。缝合孔之间的间距一般应小于λ/20，其中λ代表防护的最大频率。例如，如果2.4GHz电路被保护，则通孔之间的最小距离应为15cm/20=7.5mm。然而，这样的小距离可能并不总是可能的，并且包含过孔通常可以提高性能。通常情况下，缝合通孔的尺寸不是问题，但使用PCB提供的最小钻孔，且不产生额外成本是最理想的。

缩短迹线长度

当减少电磁辐射时，重要的是尽量缩短迹线长度，因为这会使它们成为一个糟糕的天线。然而，还必须确保迹线的长度不是该迹线中将出现的信号预期标称频率波长的倍数。例如，如果一个2.4GHz的信号将出现在一个迹线中，并且它不是一个无线链路（即标准数据总线通道），那么该迹线的长度不应是波长15cm的倍数甚至是一个分数。因此，应避免使用15厘米、7.5厘米和5厘米的痕迹长度，甚至不应使用超过15厘米的痕迹。

结论

本文中概述的方法只是减少EMC的一些方法，通过免费在线资源的进一步探索将揭示EMC的设计是多么复杂。然而，降低电磁兼容性的最佳方法是在尝试使用通过捕捉杂散发射（即法拉第笼）来降低电磁兼容性的方法之前，先了解是什么导致了电磁兼容性，并消除了这些来源。
责任编辑:tzh