

下面界面可以选择探测信号宽度以及触发方式:

可谓之简单粗暴,如果没人干预你,就这样用也没关系。之后直接在程序中例化即可。
2. 通过网表标记
综合后生成网表,在网表中设置Debug:Mark Debug。

或者在综合后的原理图中Mark Debug,这和网表debug是一致的:

在标记Debug后,就等于选择了需要debug的信号,之后在综合设置里设置Debug参数即可:


选择采样深度:

之后,重新综合,实现生成bit流文件即可完成debug,准备上板子吧。
注意:有些信号能够Mark Debug,有些则不能,例如模块直接的输入信号不能:

它经过一个Buf之后就可以:

最后的输出也不能?

哎呀, 具体什么个原则我也不知道了,不如就直接在网表中试试吧,如果不行,就找类似的代替呗。
综合后,也许你说自己找不到原理图在哪里,那就看这里:

方式二已经很实用了吧,不用修改代码!
3. 代码中Mark_debug
第三种还要在代码中加入标记:
之后综合,在set up debug,之后的操作同方式二。

编辑:hfy
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
DEBUG
+关注
关注
3文章
95浏览量
21459 -
Vivado
+关注
关注
19文章
860浏览量
71484
发布评论请先 登录
相关推荐
热点推荐
FPGA中三种常用复位电路
在FPGA设计中,复位电路是非常重要的一部分,它能够确保系统从初始状态开始启动并保证正确运行。本文将分别介绍FPGA中三种常用复位电路:同步复位、异步复位和异步复位同步释放,以及相应的Verilog代码示例。
发表于 05-14 14:44
•3608次阅读
详细解读Zynq的三种启动方式(JTAG,SD,QSPI)
本文介绍zynq上三种方式启动文件的生成和注意事项,包括只用片上RAM(OCM)和使用DDR3两种情况。 JTAG方式 JTAG方式是调试中
发表于 11-10 14:49
•1.6w次阅读
Vivado中使用debug工具步骤与调试技巧
在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug
发表于 11-17 14:05
•6.4w次阅读
Vivado使用技巧:debug仿真设计的三种调试方法
源代码级别调试 Vivado Simulator提供了在仿真过程中debug设计的特性,通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法: 1.使用Step逐行调试
一文解析Vivado的三种封装IP的方式
Vivado提供了三种封装IP的方式:(1)将当前工程封装为IP;(2)将当前工程中的BD(IPI 设计)封装为IP;(3)将指定的文件目录封装为IP。 IP Packager支持的输入文件HDL
FPGA应用之vivado三种常用IP核的调用
今天介绍的是vivado的三种常用IP核:时钟倍频(Clocking Wizard),实时仿真(ILA),ROM调用(Block Memory)。
发表于 02-02 10:14
•5225次阅读
Redis实现限流的三种方式分享
当然,限流有许多种实现的方式,Redis具有很强大的功能,我用Redis实践了三种的实现方式,可以较为简单的实现其方式。
Windows管理内存的三种主要方式
Windows操作系统提供了多种方式来管理内存,以确保系统资源的有效利用和性能的优化。以下是关于Windows管理内存的三种主要方式的详细阐
关于Vivado中三种操作Debug的方式
评论