0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁相环路电路的作用

通信工程师专辑 来源:算法工匠 作者:算法工匠 2020-09-12 09:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

开始讲解第一章了!

有哪些内容呢?

肯定先从原理讲起了!

环路意味着有反馈!

什么是反馈?

那么有没有前馈呢?

后续会详细讲解!

要求看似简单,

其实比较难!

很多知识点可能是大家第一次见到!

数学模型必须能够看懂!

不然后续高阶的环路无从分析!

互联网时代,看看网上关于这方面的内容吧!比如在IEEE上下载的文章!强烈建议大家去IEEE下载论文,需要仔细阅读!论文的质量是很高的,当然也有灌水的文章,比例非常低。

当年还被认为是新概念的DPLL现在已经是老掉牙的技术了,不过想要搞懂它依旧需要花功夫!模拟环路如何转化为数字环路,如何在MATLAB仿真,如何在FPGA中实现都是需要逐步完成的!

直接给出二阶环路的架构。

难道还要三阶和更高阶的概念?

这些概念有点难了,

先从基本的概念开始学习吧!

比如先搞懂一阶环路!

先来学习锁定和跟踪!

有没有疑问?既然已经有这个信号了,为什么还要本地复现这个信号呢?不是多此一举吗?这是本人当年学习的真实想法。大家有这个疑问吗?

锁相环的核心是锁这个字!!!

这些都是模拟信号的表达方式。后面一定会改写为数字信号的表达方式。不然怎么仿真呢?再次提醒大家,在这门很难的课程里,请大家务必做好迎接很多困难的准备!方法总比困难多!锁相和锁频有差别吗?

请思考:

输入信号和输出信号的相位关系!

想在通信领域深造的学生肯定会接触到锁相环,因为这是经典知识!我们没有理由松懈!

还是那句老话!

仿真必不可少!

比如仿真锁频环和锁相环!

有了仿真过程可以让大家对环路有着更深的了解!

后续会给出相关的仿真来促进大家“消化”!

提示一下:调相可以完成调频!

反过来则不可能!

后续会讲哪些呢?

先把之前的内容做个总结。

原文标题:锁相技术 第一章 锁相环路的基本工作原理(1)

文章出处:【微信公众号:算法工匠】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路
    +关注

    关注

    173

    文章

    6063

    浏览量

    177476
  • 锁相环
    +关注

    关注

    36

    文章

    633

    浏览量

    90816

原文标题:锁相技术 第一章 锁相环路的基本工作原理(1)

文章出处:【微信号:gh_30373fc74387,微信公众号:通信工程师专辑】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ‌CDCVF2510 3.3V锁相环时钟驱动器技术文档总结

    该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 (PLL) 时钟驱动器。它使用锁相环 (PLL) 将反馈 (FBOUT) 输出与时钟 (CLK) 输入信号在频率和相位上精确对齐。它专为
    的头像 发表于 10-08 10:00 581次阅读
    ‌CDCVF2510 3.3V<b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    ‌CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结

    该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环 (PLL) 时钟驱动器。该CDCVF2510A使用锁相环 (PLL) 将反馈 (FBOUT) 输出在频率和相位上精确对齐到时钟 (CLK
    的头像 发表于 09-22 09:21 299次阅读
    ‌CDCVF2510A 3.3V<b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    基于锁相环的无轴承同步磁阻电机无速度传感器检测技术

    使用场合。为实现无轴承同步磁阻电机高速超高速、低成本、实用化运行,提出了一种基于锁相环法的无速度传感自检测技术。通过应用锁相环原理,设计出无轴承同步磁阻电机无速度传感器,并基于 Matlab
    发表于 07-29 16:22

    【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环

    : Window11 PDS2022.2-SP6.4 芯片型号: PG2L50H-484 2.实验原理 2.1. PLL 介绍 锁相环作为一种反馈控制电路,其特点是利用外部输入的参考信号来控制环路内部
    发表于 07-10 10:28

    高压放大器在锁相环稳定重复频率研究中的应用

    实验名称: 锁相环稳定重复频率的系统分析 实验内容: 针对重复频率的漂移,引入两套锁相环系统反馈控制两个激光器的重复频率,将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理,稳定重复
    的头像 发表于 06-06 18:36 504次阅读
    高压放大器在<b class='flag-5'>锁相环</b>稳定重复频率研究中的应用

    ADF4401A转换环路、PLL、VCO模块技术手册

    ADF4401A 是完全集成的系统级封装 (SiP) 转换环路(也称为偏移环路)模块,包括压控振荡器 (VCO) 和校准锁相环 (PLL) 电路。专为高度抖动敏感的应用而设计,与设计在
    的头像 发表于 04-25 09:42 814次阅读
    ADF4401A转换<b class='flag-5'>环路</b>、PLL、VCO模块技术手册

    锁相环(PLL)电路设计与应用(全9章)

    内容介绍本文档主要介绍锁相环(PLL)电路的设计与应用,内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路
    发表于 04-18 15:34

    锁相环是什么意思

    锁相环(Phase-Locked Loop,简称PLL)是一种广泛应用于电子系统中的反馈控制系统,主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述,以帮助读者全面理解这一重要技术。
    的头像 发表于 02-03 17:48 2148次阅读

    AN-1420:利用数字锁相环(DPLL)实现相位增建和无中断切换

    电子发烧友网站提供《AN-1420:利用数字锁相环(DPLL)实现相位增建和无中断切换.pdf》资料免费下载
    发表于 01-13 14:07 0次下载
    AN-1420:利用数字<b class='flag-5'>锁相环</b>(DPLL)实现相位增建和无中断切换

    可编程晶振的锁相环原理

    锁相环(Phase-LockedLoop,PLL)是一个能够比较输出与输)入相位差的反馈系统,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,使振荡信号同步至参考信号。而锁相环
    的头像 发表于 01-08 17:39 980次阅读
    可编程晶振的<b class='flag-5'>锁相环</b>原理

    基于锁相环法的载波提取方案

    电子发烧友网站提供《基于锁相环法的载波提取方案.pdf》资料免费下载
    发表于 01-07 14:41 2次下载

    可编程晶振的关键技术——锁相环原理讲解

    扬兴科技的可编程晶振利用锁相环技术,实现了核心参数的随意编程定制。这意味着客户可以根据具体需求,在1MHz~2100MHz的宽频率范围内(精确至小数点后六位)选择任意频点进行定制。
    的头像 发表于 12-30 14:33 1032次阅读
    可编程晶振的关键技术——<b class='flag-5'>锁相环</b>原理讲解

    TMS320C6000 DSP软件可编程锁相环控制器指南

    电子发烧友网站提供《TMS320C6000 DSP软件可编程锁相环控制器指南.pdf》资料免费下载
    发表于 12-24 16:54 0次下载
    TMS320C6000 DSP软件可编程<b class='flag-5'>锁相环</b>控制器指南

    基于滑模观测器和锁相环的无轴承感应电机无速度传感器控制

    电子发烧友网站提供《基于滑模观测器和锁相环的无轴承感应电机无速度传感器控制.pdf》资料免费下载
    发表于 12-19 14:04 0次下载

    MS72300——无杂散、2.1GHz、双环路小数 N 分频频率综合器

    MS72300 是一款双环路、小数 N 分频频率综合器,包含主环路和副环路锁相环。它具有频率分辨率高、输出频率切换快、相位噪声低的特点。欢迎咨询了解
    的头像 发表于 12-11 16:30 853次阅读
    MS72300——无杂散、2.1GHz、双<b class='flag-5'>环路</b>小数 N 分频频率综合器