0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

孔径抖动对ADC信噪比的影响

h1654155282.3538 来源:芯力特 作者:芯力特 2020-10-02 18:04 次阅读

一、什么是ADC的孔径延迟、它对ADC性能是否造成影响?

孔径延迟,英文释义为Aperture delay,是由于采样保持开关关断需要一定时间,相当于在采样时钟上引入一个小延迟,使得采集的信号为实际信号的延迟版本,因此,若孔径延迟是固定常数,则它并不产生误差,只会在时钟输入或模拟输入中起固定延迟的作用。

但若是两个AD转换器同步采样应用,由于不同AD转换器的孔径延迟是有差异的,可能给高摆率的信号带来误差,那么两个AD转换器必须精密匹配,必须适当调整采样时钟相对ADC的相位,从而消除孔径延迟不匹配问题。

二、什么是ADC的孔径抖动,它与孔径延迟一样吗?

前文我们理解了孔径延迟,若其存在样本间变化(即,不同的输入信号带来不同的孔径延迟),则会产生电压误差,在开关断开时刻,这种样本间变化称为孔径抖动,英文释义为Aperture jitter,或叫孔径不确定性英文释义为Aperture uncertainty,如下图所示,从而带来孔径抖动误差(Aperture jitter error),用均方根皮秒(ps rms)来衡量。

图1 孔径抖动

三、孔径抖动对ADC信噪比的影响

下面仅单独考虑孔径抖动对ADC信噪比的影响。

假定对n位的ADC输入频率为f的满幅度正弦信号,表示为下式:

V(t)=V0*sin(2πft)

由于时钟抖动引起的SNR可以简述为下式:

SNRj=-20log2πftj

tj表示抖动时间的均方根。

可见,SNR随输入信号的频率减小,但与输入信号的幅度无关,可以简单计算一下,一个输入信号频率为f=24M的ADC,它的抖动时间造成SNR降低情况如下:

tj=0.5ps,SNRj=82.45dB

tj=1ps,SNRj=76.43dB

tj=3.48ps,SNRj=65.6dB

tj=5ps,SNRj=62.45dB

可以发现,SNR随孔径抖动时间增加下降很快,可知其带来的影响非常严重,尤其是在高速ADC应用中,其带来的信噪比衰减更快。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • adc
    adc
    +关注

    关注

    95

    文章

    5652

    浏览量

    539489
  • 信噪比
    +关注

    关注

    3

    文章

    233

    浏览量

    28328
收藏 人收藏

    评论

    相关推荐

    时钟抖动时域分析(中)

    本文即第2部分中,这种组合抖动将用于计算ADC信噪比 (SNR),之后将其与实际测量情况进行比较。
    发表于 05-07 11:31 1444次阅读
    时钟<b class='flag-5'>抖动</b>时域分析(中)

    时域时钟抖动分析(上)

    本系列文章共有三部分,第 1 部分重点介绍如何准确地估算某个时钟源的抖动,以及如何将其与 ADC孔径抖动组合。在第 2 部分中,该组合 抖动
    发表于 05-07 11:37 2724次阅读
    时域时钟<b class='flag-5'>抖动</b>分析(上)

    详解ADC信噪比公式

    其中N是ADC的位数,比如对于一个10bit的ADC,N=10,当ADC采集一个满量程的正弦波时,那么信噪比SNR=6.02*10+1.76=61.96dB,那么这个公式是怎么来的呢?
    发表于 09-07 14:07 7608次阅读

    如何评估ADC信噪比和有效位数

    adc信噪比模拟与射频
    小鱼教你模数电
    发布于 :2021年11月11日 19:17:12

    怎么将相位噪声转换为抖动

    信噪比=低ADC孔径抖动吗?在设计中,为了避免降低ADC的性能,工程师一般会采用抖动极低的采样
    发表于 08-13 06:27

    如何准确地估算某个时钟源的抖动

    如何推导ADC的SNR?如何准确地估算某个时钟源的抖动?如何将其与ADC孔径抖动组合?
    发表于 05-13 06:17

    高速ADC的低抖动时钟设计

    本文主要讨论采样时钟抖动ADC 信噪比性能的影响以及低抖动采样时钟电路的设计。
    发表于 11-27 11:24 15次下载

    比较ADC孔径延迟

    在通信设计和数据采集等一些应用中,比较多路模数转换器(ADC)之间的孔径
    发表于 03-24 13:17 2512次阅读
    比较<b class='flag-5'>ADC</b>的<b class='flag-5'>孔径</b>延迟

    高速ADC抖动产生SNR问题解析

      您在使用一个高速模数转换器 (ADC) 时,总是期望性能能够达到产品说明书载明的信噪比 (SNR) 值,这是很正常的事情。您在测试 ADC 的 SNR 时,您可能会连接一个低抖动
    发表于 12-25 09:46 2905次阅读
    高速<b class='flag-5'>ADC</b><b class='flag-5'>抖动</b>产生SNR问题解析

    将振荡器相位噪声转换为时间抖动

    为实现高信噪比(SNR),ADC孔径抖动必须很低(参见参考文献1、2和3)。目前可提供孔径抖动
    发表于 11-17 15:10 28次下载
    将振荡器相位噪声转换为时间<b class='flag-5'>抖动</b>

    孔径不确定度与ADC系统性能

    孔径不确定度与ADC系统性能
    发表于 11-25 00:04 21次下载
    <b class='flag-5'>孔径</b>不确定度与<b class='flag-5'>ADC</b>系统性能

    MT-007: 孔径时间、孔径抖动孔径延迟时间——正本清源

    MT-007: 孔径时间、孔径抖动孔径延迟时间——正本清源
    发表于 03-21 03:54 8次下载
    MT-007: <b class='flag-5'>孔径</b>时间、<b class='flag-5'>孔径</b><b class='flag-5'>抖动</b>、<b class='flag-5'>孔径</b>延迟时间——正本清源

    如何去正确理解采样时钟抖动(Jitter)对ADC信噪比SNR的影响

    前言 :本文我们介绍下ADC采样时钟的抖动(Jitter)参数对ADC采样的影响,主要介绍以下内容: 时钟抖动的构成 时钟抖动
    的头像 发表于 04-07 16:43 7538次阅读
    如何去正确理解采样时钟<b class='flag-5'>抖动</b>(Jitter)对<b class='flag-5'>ADC</b><b class='flag-5'>信噪比</b>SNR的影响

    浅谈ADC过采样提高信噪比

    一般来说,我们可以提高ADC采样位数来提高ADC信噪比,但是往往意味着ADC的成本可能也会更高。有没有不提高位数,同样优化信噪比的方法呢?
    的头像 发表于 03-07 08:56 6206次阅读
    浅谈<b class='flag-5'>ADC</b>过采样提高<b class='flag-5'>信噪比</b>

    孔径时间、孔径抖动孔径延迟时间介绍

    电子发烧友网站提供《孔径时间、孔径抖动孔径延迟时间介绍.pdf》资料免费下载
    发表于 11-27 11:40 0次下载
    <b class='flag-5'>孔径</b>时间、<b class='flag-5'>孔径</b><b class='flag-5'>抖动</b>、<b class='flag-5'>孔径</b>延迟时间介绍