0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

内存中隐藏的内存时序的意义分析

454398 来源:电脑爱好者 作者:电脑爱好者 2020-08-12 16:24 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

很多小伙伴都知道在挑选内存的时候不光要看频率,还要看时序,或者叫延迟。也就是经常标注在内存表面,在测试软件中也能看到的那些中间的带短线连接的两位数。不过要问它们到底具体代表什么意思,相信很多小伙伴就只能摇头了。那咱们今天就来说一说它们的具体含义吧。

时序的意义非常简单,因为访问内存数据需要几个动作,这些数字就表示各个动作的延迟,或者说反应时间。其数字表示的是经过几个时钟周期,比如3000MHz的内存,一个22的延迟就表示需要22/3000M秒(7.3纳秒)。也许3600MHz的同一个动作延迟是24,那么它就需要24/3600M秒(6.6纳秒),后者看起来“延迟”大,但实际上比前者的动作还快一些。

那么,这些时序具体是什么动作呢?我们最常见的时序主要是“CL-tRCD-tRP-tRAS”,它们的含义依次为:

CL(CAS Latency):列地址访问的延迟时间,是时序中最重要的参数;

tRCD(RAS to CAS Delay):内存行地址传输到列地址的延迟时间;

tRP(RAS Precharge Time):内存行地址选通脉冲预充电时间;

tRAS(RAS Active Time):行地址激活的时间。

这里要注意内存的“行”与“列”的概念,它就是一种定位方式,用来帮助确定内存中的模块,对其中的数据进行读写。我们可以把内存想象成一个网格,每个方格内都存储着不同的数据。CPU需要什么数据,就向内存发来指令,比如想要C4位置的数据。

接下来内存就要先确定数据具体在哪一行,所以时序的第二个参数tRCD就是代表这个时间,意思就是内存控制器接收到行的指令后,需要等待多长时间才能访问这一行。仅靠行指令内存并不能哪一个数据才是CPU需要找的,所以tRCD的值是一个估值,而且是最大值,也就是找到“最里面”的数据需要多久。因此小幅改动这个值并不会影响内存的性能表现。

内存确定了行之后,要想找出数据,还得确定列。那么时序的第一个数字,也就是CL(CAS),表示内存确定了行数之后,还得等待多长时间才能访问具体列数的时间(时间周期)。确定了行数和列数之后,就能准确找到目标数据,所以CL是一个准确的值,所以它在时序当中是最关键的一个参数,任何改动都会影响内存性能的发挥。

内存时序的第三个参数tRP,就是如果我们找到这个数据后,根据CPU指令去寻找下一个数据,再确定另外一行所需要等待的时间。

第四个参数tRAS则可以简单理解成是内存写入或者读取数据的总时间,所以一般接近于前两个参数,既CL和tRCD的和。

所以在保障稳定性的前提下,同频率内存时序越低越好。那么,时序对内存性能影响有多大呢?我们来看看内存厂商自家的测试吧。

可以看到,内存时序的降低确实可以提升内存速度,不过主要变化还是在响应时间方面,而不是大家更关注的带宽。要注意的是,厂商拥有更好的样品和平台,测试的时序修改是比较“猛烈”的,小伙伴们只能在消费级主板上超频,实际上做到的修改幅度大约只相当于其中某两个相邻例子,很难重现从例1到例3这样的大幅修改,更不要说从例1到例4了,大家实际操作的时候千万不要贪多。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 内存
    +关注

    关注

    9

    文章

    3173

    浏览量

    76110
  • 频率
    +关注

    关注

    4

    文章

    1581

    浏览量

    61716
  • 内存时序
    +关注

    关注

    0

    文章

    4

    浏览量

    3051
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    WebGL/Canvas 内存泄露分析

    在构建高性能、长周期运行的 WebGL/Canvas 应用(如 3D 编辑器、数据可视化平台)时,内存管理是一个至关重要且极具挑战性的课题。 开发者通常面临的内存泄漏问题,其根源远比简单
    的头像 发表于 10-21 11:40 167次阅读
    WebGL/Canvas <b class='flag-5'>内存</b>泄露<b class='flag-5'>分析</b>

    科普:什么AI 内存技术

    AI 内存是一种专为人工智能 (AI) 应用设计的新型内存技术。与传统的通用内存(如 DDR5 或 LPDDR5)不同,AI 内存的核心目标是解决 AI 计算
    的头像 发表于 09-03 15:44 709次阅读

    灵活高效ZBUFF — C内存数据操作库:优化内存管理的利器

    在C语言开发,高效的内存管理是提升程序性能的关键。ZBUFF作为一款灵活高效的内存数据操作库,通过优化内存分配与释放机制,为开发者提供了更简洁、更安全的API接口,极大地简化了复杂数
    的头像 发表于 08-14 18:01 517次阅读
    灵活高效ZBUFF — C<b class='flag-5'>内存</b>数据操作库:优化<b class='flag-5'>内存</b>管理的利器

    IEC61508系统的动态内存使用

    IEC 61508标准强烈推荐使用静态内存管理方式。在安全应用设计,我们都在遵循这个建议。
    的头像 发表于 04-11 15:17 1198次阅读
    IEC61508系统<b class='flag-5'>中</b>的动态<b class='flag-5'>内存</b>使用

    golang内存分配

    作者:钱文 Go 的分配采用了类似 tcmalloc 的结构.特点: 使用一小块一小块的连续内存页, 进行分配某个范围大小的内存需求. 比如某个连续 8KB 专门用于分配 17-24 字节,以此减少
    的头像 发表于 03-31 15:00 382次阅读
    golang<b class='flag-5'>内存</b>分配

    快速搞懂C语言程序内存分区!

    在程序运行过程,操作系统会根据程序的需要,将内存划分为多个功能不同的区段,以便更高效地管理内存资源和确保程序的稳定运行。不同的内存区段负责存储不同类型的数据和代码,涵盖了从程序指令、
    的头像 发表于 03-14 17:37 1329次阅读
    快速搞懂C语言程序<b class='flag-5'>内存</b>分区!

    stm32F407平台上使用freertos,使用pvPortMalloc申请内存,发现内存的数据总被修改,怎么解决?

    如题,我现在在stm32F407平台上打开FREERTOS,然后使用pvPortMalloc动态申请内存的时候,发现这块内存的数据总是变化,后面改为malloc申请,内存
    发表于 03-07 09:03

    DDR内存控制器的架构解析

    DDR内存控制器是一个高度集成的组件,支持多种DDR内存类型(DDR2、DDR3、DDR3L、LPDDR2),并通过精心设计的架构来优化内存访问效率。
    的头像 发表于 03-05 13:47 3240次阅读
    DDR<b class='flag-5'>内存</b>控制器的架构解析

    集成电路设计静态时序分析介绍

    本文介绍了集成电路设计静态时序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其优势和局限性。   静态
    的头像 发表于 02-19 09:46 1302次阅读

    hyper v 内存,hyper v 内存设置的操作步骤和方法是什么?

    在利用Hyper-V搭建和管理虚拟机的过程,合理设置虚拟机的内存至关重要。内存分配是否恰当,会直接影响到虚拟机的运行性能和稳定性。若内存分配过少,虚拟机可能运行缓慢甚至频繁卡顿;而分
    的头像 发表于 01-24 15:22 1092次阅读
    hyper v <b class='flag-5'>内存</b>,hyper v <b class='flag-5'>内存</b>设置的操作步骤和方法是什么?

    hyper 内存,Hyper内存:如何监控与优化hyper-v虚拟机的内存使用

    在日常工作,我们常常需要处理大量的文件和数据,这些重复性任务不仅耗时耗力,还容易因疲劳而导致错误。幸运的是,批量管理工具的出现为这一问题提供了高效的解决方案。今天就为大家介绍Hyper内存
    的头像 发表于 01-24 14:15 1672次阅读
    hyper <b class='flag-5'>内存</b>,Hyper<b class='flag-5'>内存</b>:如何监控与优化hyper-v虚拟机的<b class='flag-5'>内存</b>使用

    使用DevEco Studio高效解决鸿蒙原生应用内存问题

    在鸿蒙原生应用开发过程,可能由于种种原因导致应用内存未被正常地使用或者归还至操作系统,从而引发内存异常占用、内存泄漏等问题,最终导致应用卡顿甚至崩溃,严重影响用户体验。
    的头像 发表于 01-16 14:44 1157次阅读

    如何使用DevEco Studio性能调优工具Profiler定位应用内存问题

    鸿蒙应用开发过程,可能由于种种原因导致应用内存未被正的使用或者归还至操作系统,从而引发内存异常占用、内存泄漏等问题,最终导致应用卡顿甚至崩溃,严重影响用户体验。
    的头像 发表于 01-16 14:40 2513次阅读
    如何使用DevEco Studio性能调优工具Profiler定位应用<b class='flag-5'>内存</b>问题

    国产DDR5内存上市,内存市场价格战一触即发

    随着国产DDR5内存的上市,内存市场的竞争态势即将迎来新的变化。DRAM内存作为半导体产业的明星产品,据市调机构Trendforce预估,2024年全球DRAM内存的产值将达到约907
    的头像 发表于 01-07 15:53 2269次阅读

    内存和微处理器的互联演变

    设计内存要求很简单,由用于操作的SRAM和满足非易失性存储要求的EPROM组成。在20世纪80年代初,内存和微处理器之间的关系变得显而易见。摩托罗拉的MC68000系列和类似CPU等产品推动了对高容量
    的头像 发表于 12-24 13:45 945次阅读