由于受到全球疫情影响,台积电宣布原本4月29日在美国举行的技术论坛延期,这次论坛本来是要公布台积电3nm技术的。
台积电去年宣布投资200亿美元推进3nm工艺,目前已经在前期的建厂准备中,预计2022年量产,比之前预告的2023年量产要提前一年。
在3nm节点上,三星已经抢先一步,去年就宣布了3nm GAE工艺,将在3nm节点放弃FinFET晶体管,转向GAA环绕栅极晶体管工艺,比7nm工艺,3nm GAE工艺号称可将核心面积减少45%,功耗降低50%,性能提升35%。
台积电的3nm很可能没三星这么激进,之前的消息称3nm节点会继续用FinFET工艺,在第二代3nm或者2nm节点才会升级到GAA晶体管技术。
原本3nm工艺的秘密会在4月29日的台积电美国技术论坛上揭秘,不过现在要推迟到8月24日了,在圣克拉拉举行技术论坛,8月25日则会紧接着举行开放创新平台论坛。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5811浏览量
177057 -
晶体管
+关注
关注
78文章
10441浏览量
148616
发布评论请先 登录
相关推荐
热点推荐
台积电2026年Q1业绩亮眼,1nm技术突破瞄准“埃米时代”
全球半导体龙头台积电于2026年第一季度交出亮眼成绩单,实现营收359亿美元,环比增长6.4%,创同期历史新高。这一增长主要得益于AI芯片需求的持续爆发,公司先进制程产能利用率维持高位,7nm
台积电拟投资170亿,在日本建设3nm芯片工厂
据报道,全球最大的半导体代工制造商台积电(TSMC)已最终确定在日本熊本县量产3nm线宽的尖端半导体芯片的计划。预计该项目投资额将达到170亿美元。日本政府正致力于提升国内半导体制造能
漏致势垒降低效应如何影响晶体管性能
随着智能手机、电脑等电子设备不断追求轻薄化,芯片中的晶体管尺寸已缩小至纳米级(如3nm、2nm)。但尺寸缩小的同时,一个名为“漏致势垒降低效应(DIBL)”的物理现象逐渐成为制约芯片性能的关键难题。
三星发布Exynos 2600,全球首款2nm SoC,NPU性能提升113%
)技术。相较于传统的3nm FinFET工艺,GAA架构提供了更出色的静电控制和更高的电流密度,使芯片性能提升12%,功
台积电2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?
与现行的3nm工艺相比,台积电在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)
台积电2纳米制程试产成功,AI、5G、汽车芯片
又近了一大步。 这一历史性节点不仅意味着制程技术的再度跨越,也预示着未来AI、通信与汽车等核心领域即将迎来一场深刻的“芯革命”。 1、技术再突破 与现行的3nm工艺相比,
台积电预计对3nm涨价!软银豪掷54亿美元收购ABB机器人部门/科技新闻点评
在十一黄金周和国庆假期后第一天工作日,科技圈接连发生三件大事:1、台积电预计将对3nm实施涨价策略;2、日本巨头软银宣布54亿美元收购ABB
【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术
。
叉行片:连接并集成两个晶体管NFET和PFET,它们之间同时被放置一层不到10nm的绝缘膜,放置缺陷的发生。
CFET:属于下一代晶体管结构,采用3D堆叠式GAAFET,面积可缩小
发表于 09-15 14:50
【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话
。
FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。
在叉形片中,先前独立的两个晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成
发表于 09-06 10:37
下一代高速芯片晶体管解制造问题解决了!
,10埃)开始一直使用到A7代。
从这些外壁叉片晶体管的量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。
目前,领先的芯片制造商——英特尔、台积
发表于 06-20 10:40
苹果A20芯片的深度解读
以下是基于最新行业爆料对苹果A20芯片的深度解读,综合技术革新、性能提升及行业影响三大维度分析: 一、核心技术创新 制程工艺突破 全球首款2nm芯片 :采用
跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则
电子发烧友网报道(文/黄山明)在半导体行业迈向3nm及以下节点的今天,光刻工艺的精度与效率已成为决定芯片性能与成本的核心要素。光刻掩模作为光刻技术的“底片”,其设计质量直接决定了晶体管
台积电3nm技术论坛延期 三星将在3nm节点放弃FinFET晶体管
评论