基于Cadence的信号和电源完整性设计与分析

在Cadence信号和电源完整性三天活动的第二天，只有100多名与会者听取了会议，Robert Hanson解释了与DDR3和PCI Express 3.0相关的高速接口设计挑战。罗伯特在设计时序合规性以及如何满足多吉比特接口上的误码率规范时，揭开了神秘面纱。

罗伯特关于多千兆位接口的材料包括关于趋肤效应，介电损耗和需要预先强调。

此外，由于多千兆位串行链路总是以差分对形式实现，因此罗伯特讨论了一些风险。管理差分阻抗很差。

许多与会者都能参加下午的研讨会，这些研讨会让人们可以亲身体验分析DDR3的Cadence工具。 PCB上的PCI Express互连。

此次高级信号完整性日为与会者提供了学习理论，熟悉工具，然后再使用工具的独特机会将这种经验带回他们的工作场所并立即应用于过程中的设计。第三天返回的与会者将有机会了解电力传输网络（PDN）的设计和分析，并再次有机会获得执行PDN分析的Cadence工具的实际操作经验。