0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ASAT,Amkor寻求Jedec批准小型无铅封装

PCB线路板打样 2019-08-12 14:46 次阅读

FREMONT,加利福尼亚州 - 两家主要芯片组装商 - 香港ASAT有限公司和亚利桑那州Chandler的Amkor科技公司 - 正在寻求新的微型线焊无铅封装的联合电子器件工程委员会(Jedec)规范.ASAT位于加利福尼亚州弗里蒙特的美国子公司首席执行官理查德布兰卡托表示,新的封装“已经起飞在无线手机市场,并将在各种新应用中扩展。“他表示,所有供应商的开放式行业标准将确保新芯片封装的广泛采用。

Amkor将其封装称为MicroLeadFrame,而ASAT则称其为无铅塑料芯片载体(LPCC)。 Amkor发言人证实,两家公司都在寻求新型无引线封装的Jedec标准。

两种版本都消除了引脚,并通过芯片底部的阵列将封装引线键合。这使得封装尺寸几乎与球栅阵列器件相同,但成本要低得多,因为可以使用传统的引线键合。

Bancato表示,新型微型封装的首次应用是适用于较小的20至30引脚数,可轻松适应底部连接技术。然而,他说,除了中心底部阵列之外,通过在封装内部周边运行环或一系列环,可以实现更大的引脚数。他说,一个更大的17×17毫米封装可以在这种无引线配置中拥有多达256个引脚。

Amkor已经表示该公司正在考虑授权第二个来源制造其MicroLeadFrame封装。 ASAT的Brancato表示他的公司正在考虑授权其技术,尽管“两家公司都在全面生产,我认为新包装现在有足够的容量。”

Brancato说ASAT也在研究如何将其目前的基于胶带的包装技术扩展到更广泛的产品。当前的方法在磁带上形成一个小电路,基芯片连接到该电路上。

ASAT官员表示,该磁带的功能与通常在印刷电路板上的互连电路相同。然而,这项技术的成本低于电路板互连,并且直接将芯片连接到磁带上可以消除芯片封装与电路板外部连接时产生的电感和阻抗。

执行官表示,ASAT正在开发中磁带上的多层电路用于更复杂和更高性能的芯片互连。他还表示,该磁带可用于降低传统多芯片模块的成本,这些模块需要将金凸块连接到每个单独的芯片上。 ASAT正在探索将金凸块放在磁带上,准备将裸芯片放在它们上面。

他说无源器件也可以预先安装在磁带电路上,然后连接有源芯片。他认为这比现有的无源印刷电路板上的无源方法成本低。

ASAT正在弗里蒙特及其香港工厂的研发中心进行开发工作。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 封装
    +关注

    关注

    124

    文章

    7281

    浏览量

    141100
  • PCB打样
    +关注

    关注

    17

    文章

    2965

    浏览量

    21386
  • 华强PCB
    +关注

    关注

    8

    文章

    1831

    浏览量

    27460
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    42578
收藏 人收藏

    评论

    相关推荐

    美国Metro Phoenix city与Amkor达成协议,建设美国最大的半导体测试设施

    Amkor科技公司在周二晚上获得了在西北谷建设价值20亿美元的封装与测试综合体的重要进展,皮奥里亚市的领导们对建设该项目的协议表示了热烈支持,该项目将占地超过56英亩。皮奥里亚市议会一致投票通过了
    的头像 发表于 02-22 15:32 382次阅读
    美国Metro Phoenix city与<b class='flag-5'>Amkor</b>达成协议,建设美国最大的半导体测试设施

    AMD寻求CoWoS产能,以拓展AI芯片市场

     据了解,台积电公司(TSMC)的CoWoS产能已经饱和,且未来扩产计划主要服务于英伟达,为满足AMD需求新建生产线需耗时6—9个月。据此推测,AMD可能会寻找具有类似CoWoS 封装技术的其他制造商合作,日月光、安靠(Amkor)、力成以及京元电或许是首选对象。
    的头像 发表于 01-03 14:07 232次阅读

    一个无铅封装/电压低压/集成电路AO3413数据手册

    电子发烧友网站提供《一个无铅封装/电压低压/集成电路AO3413数据手册.pdf》资料免费下载
    发表于 12-26 10:13 0次下载

    JESD79-5B DDR5 SDRAM-2022 JEDEC

    JESD79-5B DDR5 SDRAM-2022 JEDEC
    发表于 12-23 09:24

    浅谈先进封装的四要素

    说起传统封装,大家都会想到日月光ASE,安靠Amkor,长电JCET,华天HT,通富微电TF等这些封装大厂OSAT;说起先进封装,当今业界风头最盛的却是台积电TSMC,英特尔Intel
    的头像 发表于 12-21 09:32 532次阅读
    浅谈先进<b class='flag-5'>封装</b>的四要素

    ADG12006L/ADG12007L:低能、16个气道和8个气道 iCMOS多氧化器,1.2 V和1.8 V JEDEC逻辑合规数据表 ADI

    ,更有ADG12006L/ADG12007L:低能、16个气道和8个气道 iCMOS多氧化器,1.2 V和1.8 V JEDEC逻辑合规数据表的引脚图、接线图、封装手册、中文资料、英文资料
    发表于 10-11 18:37
    ADG12006L/ADG12007L:低能、16个气道和8个气道 iCMOS多氧化器,1.2 V和1.8 V <b class='flag-5'>JEDEC</b>逻辑合规数据表 ADI

    传统封测厂的先进封装有哪些

    2023年以来,AIGC迅速发展,带动AI芯片与AI服务器热潮,而由台积电推出、被称为CoWoS的2.5D先进封装技术更是扮演关键角色。然而,突如其来的需求让台积电应接不暇,面对此情况,传统封测大厂如日月光、Amkor也相继展现技术实力,并未打算在此领域缺席。
    发表于 09-18 10:51 296次阅读
    传统封测厂的先进<b class='flag-5'>封装</b>有哪些

    芯片尺寸封装技术解析

    所谓芯片尺寸封装就是CSP (Chip Size Package或Chip Scale Package)。JEDEC(美国EIA协会联合电子器件工程委员会)的JSTK一012标准规定,LSI芯片封装
    发表于 09-06 11:14 696次阅读
    芯片尺寸<b class='flag-5'>封装</b>技术解析

    封装和封测的区别

    封装是半导体制造的最后一步,其主要任务是将芯片连接到封装材料上,以保护芯片并使其可以增强性能,方便使用。封装可以是塑料封装铅封装、QFP
    的头像 发表于 08-24 10:42 2824次阅读

    实现了封装面积减半的超小型尺寸

    实现了封装面积减半的超小型尺寸
    的头像 发表于 08-15 14:34 401次阅读
    实现了<b class='flag-5'>封装</b>面积减半的超<b class='flag-5'>小型</b>尺寸

    全球封装技术向先进封装迈进的转变

    代工厂商(台积电),以及全球排名前三的封测厂商(日月光、Amkor、JCET),合计处理了超过80%的先进封装晶圆。
    发表于 08-11 09:11 521次阅读
    全球<b class='flag-5'>封装</b>技术向先进<b class='flag-5'>封装</b>迈进的转变

    半导体器件封装标准

    封装的外形补充到该标准中的。每年都有大量的新型封装提案提交 IEC。这些提案是由各 个国家标谁化委员会向 IEC提出的,只要有达到规定数量的国家同意该标准草案,就可以开展标准化工作。 JEDEC 制定的 JEP 95 《
    的头像 发表于 06-30 10:17 1205次阅读

    浅谈半导体器件封装标准

    JEDEC 制定的 JEP 95 《 JEDEC 注册外形图》标淮与 IEC SC47D 发布的标淮异曲同工,只不过其外形标淮是由其会员公司提出的。
    发表于 06-30 10:16 791次阅读

    WLCSP封装是一种非常小型的半导体芯片封装方式

    封装
    YS YYDS
    发布于 :2023年06月19日 18:57:55

    功率器件顶部散热封装技术的优势及普及挑战

    不久前,英飞凌科技股份公司宣布其适用于高压MOSFET的QDPAK和DDPAK顶部散热(TSC)封装技术正式注册为JEDEC标准。
    的头像 发表于 04-29 03:28 4806次阅读
    功率器件顶部散热<b class='flag-5'>封装</b>技术的优势及普及挑战