嵌入式FPGA IP导入SoC 设计不是梦，产品已开售

　　嵌入式FPGA将不再是梦想。根据Achronix，未来，晶片设计者只要简单地将线对线互连加进其SoC设计即可。

　　Achronix Semiconductor行销副总裁Steve Mensor表示，这款被称为Speedcore的嵌入式FPGA （eFPGA） IP产品目前已经就绪且正出货中。儘管并未透露出货数字以及客户名称，该公司表示这款产品现在已经提供给客户使用了。

　　Speedcore象徵着该公司首次进军IP业务。Achronix自2013年以来一直在生产其旗舰级FPGA产品——Speedster 22i。因此，对于Achronix来说，这是一条漫长的道路，因为该公司在4年以前才首次宣佈开发eFPGA IP的计划。

　　儘管如此，Achronix在此看到了一线曙光，预计今年可望首次盈利，营收上看1，200万美元。根据Mensor表示，该公司预计其销售额将在2017年成长超过4，000万美元，进一步使eFPGA IP业务成为带动Achronix成长的「重要驱动力」。

　　设计工具

　　Speedcore採用与Achronix Speedster 22i FPGA相同的高性能架构。专为运算和网路加速应用而设计的Speedcore eFPGA IP将整合至其他公司的ASIC，应用于资料中心、无线基础设施和网路设备。

　　Mensor认为，eFPGA的最大优势在于其设计工具。多年来，Achronix瞭解到客户需要更好的设计工具，为其带来优质的结果、简单易用性以及第叁方整合，而这些特点都是「Achronix CAD环境」（ACE）所能提供的一部份。

　　为了成为系统的一部份，eFPGA IP必须具备易于整合于SoC的功能设计。Achronix提供了可让客户直接整合于其SoC的GDS II版Speedcore IP，以及可让客户用于设计、验证与编程Speedcore eFPGA功能的ACE工具客製版。

　　CPU投片？

　　整个电子产业都知道FPGA极其热门。只要看看微软（Microsoft）的Project Catapult就知道了。

　　微软解释，这项计划是专为「加速微软在网路、安全、云端服务和人工智慧（AI）等方面的超级运算基础」而打造的，并作为其于「后CPU」（post-CPU）的各种技术——包括GPU、FPGA与ASIC的最大睹注。

　　微软这项Project Catapult的关键就在于Altera Stratix V D5 FPGA。Mensor强调，整个电子产业普遍存在的看法是，微软的计划促成了英特尔（Intel）决定收购Altera。

　　藉由AlphaGo，Googler的客製Tensor处理器单元也激励了许多工程师，促使他们开始考虑从ASIC到GPU和DSP的一切。Mensor解释说，他们正在寻找能够更有效率处理「加速非结构性搜寻、机器学习与人工智慧」的技术。

　　Achronix在其中看到了机会。

　　
FPGA应用领域以及成长阶段

　　FPGA从1990年代中期作为「胶合晶片」（glue chip）开始流行于市场上，如今正重新定义其价值，成为CPU的协同处理器。在这个角色上，FPGA可加速加密/解密、压缩/解压缩，或甚至是预处理资料封包，以便只让有关的共享资料可被传送与进行处理。

　　当进行非结构化搜寻时，FPGA的平行环境经证实是十分有效的。例如，相较于专为划分功能成为较小部份以及依顺序作业而设计的CPU而言，FPGA能以平行方式，在单一时脉週期完成整个任务。

　　当无线基础设施必须涵盖多个地理区时，FPGA是可编程数位前端和地理区客製化的一张备用王牌。

　　在晶片之间佈线

　　儘管在SoC中嵌入FPGA总能为设计者带来不错的设计想法，但对于FPGA供应商而言，要实现这个愿望并不容易。

　　「在不同晶片之间佈线是非常困难的，」Mensor说。成功整合eFPGA IP的关键在于尽可能降低延迟并提高吞吐量。该公司强调，Achronix最先提供了具有嵌入式系统级IP的高密度FPGA。

　　对于「希望将ASIC设计的所有效率以及eFPGA可编程硬体加速器的灵活性结合于同一晶片」的公司，Achronix为其提供相同的eFPGA技术。

　　而对于IP供应商而言，整合极具挑战之处在于客户对于特定应用所要求的最佳化晶片尺寸、功耗与资源配置总有不同的想法与方法。他们还自行定义了查找表数目、嵌入式记忆体模组女以及DSP模组的数量。

　　但问题并不一定是客户的不同建置方式，而是他们经常使用不同的方法进行晶片测试与验证。Mensor解释，客户并不知道IP供应商的工具如何与其搭配作业。例如，「我们经常听到客户问：『如何才能用你们的IP关闭计时功能？』」

　　虽然Achronix并未为客户整合其IP，其业务取决于所提供的工具是否足以让客户快速完成设计

　　Achronix也向外收购了一些第叁方IP，包括介面协议、可编程IO、SerDes和PLL等。那么在开发FPGA和满足客户需求时，Achronix是否遇到困难？Mensor说：「我们总会试着把遇到的每个问题都转化为一次机会。」

　　对于Achronix来说，其关键在于整合该公司的FPGA架构。最终的结果是一款更精简的Speedster 22i，其可编程IO、SerDes和介面控制器佔用的空间更少，相形之下，竞争对手的高阶FPGA通常使用了大约50%的晶片面积。

　　FPGA晶片尺寸比较

　　提高延迟和传输速率

　　Achronix认为，能够与SoC实现线对线连接的Speedcore eFPGA，有助于消除大量的可编程IO缓衝器，从而使功耗降低一半。此外，Speedcore的晶片尺寸也比标準FPGA更小，使得eFPGA的成本可降低90%以上。

　　然而，Mensor强调，「对于大多数客户而言，最大的决定因素在于延迟和吞吐量方面的问题。」根据Achronix，相较于独立的FPGA，eFPGA具有更高的介面性能，可望提高10倍的吞吐量和延迟性能。

　　Speedcore现可採用台积电16FF+製程，并以台积电 7nm技术进行开发。该公司并承诺，透过Speedcore的模组化架构让Achronix能够轻鬆地将该技术转移到不同的製程技术和堆叠。