电子发烧友App
可以避免噪声脉冲输出的最大数译码器
可以避免噪声脉冲输出的最大数译码器
相关推荐
基于IP核的Viterbi译码器实现
【摘要】：Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Vit-erbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了
2010-04-26 16:08:39
二进制译码器和二-十进制译码器介绍
输入：二进制代码，有n个；
输出：2^n 个特定信息。
1.译码器电路结构
以2线— 4线译码器为例说明
2线— 4线译码器的真值表为:
2023-04-30 16:29:00
684
684
常见译码器工作原理介绍
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--进制译码器和显示译 码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现
2023-04-26 15:39:402201
2201
FPGA之三八译码器
一听到三八译码器这个东西可能会感觉有点熟悉，其实在STC89C51系列单片机中，里面就有一个三八译码器，就是一开始的流水灯程序，LED0-7这八个LED！但是怎么在FPGA中实现三八译码器呢？其实很简单。
2023-04-26 15:38:211061
1061
集成译码器的逻辑功能和使用方法
译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
2023-04-26 14:34:591023
1023
单片机 什么是编码器？什么是译码器？
译码器1. 译码器定义译码器是一种用以检测输入位（码）的特定组合是否存在，并以特定的输出电平来指示这种特定码的存在的数字电路。——《数字电子技术基础系统方法》译码器的功能是将具有特定含义的二进制码
2021-11-24 12:21:02
9
938译码器真值表以及功能与原理
不同的数字，因此一共会有 8 中状态，所以称为38译码器。38译码器有 54/74S138和 54/74LS138 这两种线路结构型式。 38译码器主要是用三位二进制数来控制输出低电平。有3个选通端，选通端只有在100时138的时候才工作，并且每一个二进制数都对应了一个低电
2021-07-08 15:55:5497073
97073
如何使用FPGA实现跳频系统中的Turbo码译码器
给出了跳频系统中 Turbo码译码器的FPGA（ field programmable gate array）实现方案。译码器采用了MaxLog-map译码算法和模块化的设计方法，可以对不同帧长
2021-04-01 11:21:465
5通过采用FPGA器件设计一个Viterbi译码器
卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着
2019-04-24 08:29:002438
2438
译码器的分类和应用
本文主要介绍了译码器的分类和应用。译码器指的是具有译码功能的逻辑电路，译码是编码的逆过程，它能将二进制代码翻译成代表某一特定含义的信号（即电路的某种状态），以表示其原来的含义。译码器可以分为：变量
2018-04-04 11:51:1235527
35527
译码器的逻辑功能_译码器的作用及工作原理
本文首先介绍了译码器的定义与译码器的分类，其次介绍了译码器的作用和译码器的工作原理，最后介绍了译码器的逻辑功能。
2018-02-08 14:04:06104354
104354
74ls138译码器的级联电路分析
74LS138是带有扩展功能的集成3线—8线译码器，它有3个使能控制端，3个代码输入端，8个信号输出端．控制端用来控制译码器的工作状态，如果仅为了控制译码器，一个使能端就够了，该器件之所以设置三个使能端，除了控制译码器的工作外，还可以更灵活、更有效地扩大译码器的使用范围．
2017-12-04 16:08:1076265
76265
译码器如何实现扩展
通过正确配置译码器的使能输入端，可以将译码器的位数进行扩展。例如，实验室现在只有3线- 8线译码器（如74138），要求我{ ］实现一个4线-16线的译码器。该如何设计呢？图1是其中的一种解决方案
2017-11-23 08:44:5331418
31418
基于FPGA的全新DSC并行译码器设计及理论
量化位数。然后基于该算法和这3个参数设计了一种全新的、高速部分并行的DSC译码器。该译码器最大限度地实现了译码效率、译码复杂度、FPGA资源利用率之间的平衡，并在Xilinx XC7VX485T芯片上实现了该译码器，其吞吐率可达197 Mb/s。
2017-11-16 12:59:012534
2534
基于RS译码器设计和仿真
（;A平台，利用Xilinx lSE软件和Verilog硬件描述语言，对译码器中各个子模块进行了设计和仿真。整个译码器设计过程采用流水线处理方式。时序仿真结果表明在保证错误符号不大于8个的情况下，经过295个固有延迟之后，每个时钟周期均可连续输出经校正的码字，该RS译码器的纠错能
2017-11-07 15:27:0615
1574hc154译码器
74HC154 译码器可接受4 位高有效二进制地址输入，并提供16 个互斥的低有效输出。74HC154 的两个输入使能门电路可用于译码器选通，以消除输出端上的通常译码“假信号“，也可用于译码器扩展
2017-11-02 12:03:026116
6116基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现
2013-01-25 16:43:4668
68
数字电路中显示译码器设计的分析
针对显示译码器设计时，输入、输出变量难以确定的问题，提出了功能解析和变量关联设计法。显示译码器输出经驱动器使显示器工作，输出变量的多少和状态取决于显示器的种类，输
2011-07-12 11:13:529906
9906
译码器的工作原理及相关电路图分析
译码器的工作原理及相关电路图分析
一般我们指的译码器是从一种数据表示形式转换为另一数据表示形式的器件。而指令的解析未必就是你说到的译码器可以解决
2010-03-08 16:40:1723437
23437
译码器的定义及功能
译码器的定义及功能
译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器
2009-04-07 10:23:4215826
15826
译码器和数据选择器
实验四 译码器和数据选择器一、 实验目的熟悉集成译码器、数据选择器，了解其应用二、 实验器材双踪示波器74LS139 2-4线译码器 &nb
2009-03-20 17:57:0837
37
工商网监
评论