基于低通滤波器组结构的信道化接收机的结构优化

摘 要： 为了减少信道化接收机的资源消耗，对低通滤波器组实现信道化接收机的结构进行了研究。在前人将HB滤波器和FIR滤波器设计为多通道并采用时分复用方法的基础上，将NCO和CIC滤波器也做了同样处理，并在FPGA上分别实现了优化前后的两种结构，通过硬件资源消耗情况的对比，验证了此方法的有效性。在输入数据为单一频率正弦波的情况下，将信道化的结果导入Matlab进行分析，验证了此方法的正确性。
 

0 引言

在日益恶劣的电磁环境中，信道化接收机因具有高灵敏度、大动态范围、同步信号检测等几个理想的特点被广泛应用于商业、监测、国防等领域[1-3]。常见的数字信道化接收机分为基于低通滤波器组和基于多相滤波器组的两种结构[4]。基于多相滤波器组结构的信道化接收机采用多相滤波的方法将输入信号转化为多路并行处理，适合多信道、大带宽的高速数据接收；基于低通滤波器组结构的信道化接收机各个信道互相并联，子信道之间相互独立，灵活性高。但是随着信道个数的增多，采用多路并联的结构会造成资源的浪费。文献[5]提出了基于相位旋转的NCO设计方法，载波生成部分进行了改进，与传统的算法相比可以节省超过50%的逻辑单元和存储单元；文献[6-8]提出了多通道复用的技术，将CIC下抽之后的HB和FIR滤波器设计为多通道结构，并采用时分复用的方法，最后在FPGA器件上进行了验证，取得了比较可观的效果。

本文分析了基于低通滤波器组结构的信道化接收机的结构和理论，在多通道复用技术的基础上，对基于低通滤波器组结构的信道化接收机作了进一步优化，在子信道个数相同的前提下，通过与文献[8]所提方法的资源消耗情况对比，证明了此方法的有效性。

1 信道化接收机模型

低通滤波器组实现数字信道化接收机，其每个子信道都是相互独立的DDC结构，经射频前端处理之后的中频信号经过AD采样、数字混频、CIC抽取，半带滤波、FIR滤波之后得到速率较低的信号，其中每个子信道参与数字混频的本地载波由NCO产生，其频率由子信道带宽和中频信号的频率决定。基于低通滤波器组结构的信道化接收机的工程实现结构如图1所示。

对接收信号的信道化处理是信道化接收机的主要功能之一。信道划分分为均匀信道划分和非均匀信道划分，其中均匀信道划分为最常见的信道划分方式。均匀信道划分又分为奇型划分和偶型划分两种，如图2所示。

其中，K是信道个数，ωk(k=0，1，2，3，…，K-1)是每个信道的中心频率，每个信道间隔为2π/K，在均匀信道偶型划分方式中，每个信道的中心频率为：

在均匀信道奇型信道划分方式中，每个信道的中心频率为：

AD采样之后的信号在每个信道内与不同的频率混频，然后再经低通滤波和抽取之后变成多路低速率信号，送给后端器件处理。

2 结构优化方法

基于低通滤波器组的信道化接收机每个子信道具有相同的信号处理单元和滤波特性，每个子信道的信号处理单元如图3所示，相位旋转法是利用每个信道中心频率按照固定步进累加的特点，运用三角函数关系将每个信道的相互独立的载波生成转化为基频加偏频旋转的方法，其优化涉及的范围如图3中方法一所示。文献[8]中提出的组件复用的方法是基于每个子信道进行低通滤波的HB和FIR具有完全相同的系数和结构这一特性，将多通道并行结构转换为时分复用串行结构，其优化涉及的范围如图3中方法二所示。

组件复用算法的提出是由于高速信号X(n)经CIC滤波抽取之后，其数据速率大大降低，在FPGA系统时钟较高的情况下，通过时分复用的方法，将每个信道的数据依次送到滤波器中达到组件复用的目的。实际上，可以将CIC滤波器和NCO也设计成多通道的形式并采用组件复用的方式以节省资源，其优化涉及所有信号处理单元，如图3方法三所示。至此，多通道并行处理的结构转化为与单个通道信号处理完全一样的结构，如图4所示。