利用连续时间Σ-Δ转换器优化信号链的全新更好方法

Benjamin Reiss

当今的许多应用需要更小的外形尺寸，但仍需要相同的性能。开发人员经常面临如何实现这一点的问题，并经常妥协。例如，可以通过牺牲噪声性能或精度来减小外形尺寸。本文探讨了使用连续时间Σ-Δ（CTSD）转换器作为优化设计并降低物料清单（BOM）成本和外形尺寸的新方法。

为了实现所需传感器或信号的最佳良率，信号链中的所有元件必须完美协调。从传感器到模数转换器（ADC）通常使用几个分立元件。除传感器和ADC外，还经常使用仪表放大器、ADC驱动器、基准电压缓冲器和滤波器。选择合适的ADC驱动器和滤波器设计尤其容易被低估。

优化设计、降低BOM成本和外形尺寸的一种方法是使用μModule器件。这些器件是高度集成的解决方案，包含转换器以及缓冲器和无源元件。利用这种新的CTSD技术，可以直接驱动ADC，而无需使用放大器作为缓冲器。此外，新的拓扑结构可以简化滤波器设计。图1显示了传统分立时间ADC（DT-ADC）和CTSD转换器之间的差异。与传统设计相比，CTSD设计可将外形尺寸缩小多达68%。®

图1.（a） 分立时间 ADC 拓扑，（b） 连续时间 Σ-Δ 转换器，以及 （c） 通过开关电容输入级的电荷注入反冲。

图2.DTSD 和 CTSD 外形尺寸的比较，显示通过 CTSD ADC 可以明显节省成本。

在传统的DT-ADC中，例如SAR ADC或Σ-Δ型ADC，使用开关电容拓扑。这可在ADC和基准输入上找到。区分“采样”和“保持”两个阶段。它们对应于“保持”电容器的充电和放电。因此，必须提供足够的电流用于充电和放电以及由于寄生特性（电荷注入反冲）引起的电荷吸收。许多传感器无法提供如此高的电流，因此需要缓冲。除此功能外，驱动器还必须足够快（建立时间短，压摆率高），以便建立“采样”阶段结束时的输出（见图1c），以便不会在所需信号中引入其他误差。因此，对ADC驱动器的要求非常高。

CTSD转换器具有阻性输入，可由传感器直接驱动。如果传感器无法驱动ADC（例如，如果传感器具有非常高的阻抗），则可以插入一个简单的放大器进行阻抗转换。

CTSD的另一个优点是固有的抗混叠滤波器（低通滤波器）特性。对于传统拓扑结构，输入端需要低通滤波器来滤除不需要的高频信号。其原因是奈奎斯特准则，该准则规定采样率必须至少是所需信号频率的两倍。如果采样率太低，可能会出现混叠，并且不需要的噪声可能会折叠到信号中。CTSD转换器固有的抗混叠滤波器特性的一种解释是，采样不是在调制器输入端发生，而是在环路滤波器之后发生。

结论

CTSD拓扑结构为优化信号链提供了传统架构之外的进一步新可能性。此外，如果上市时间、BOM或外形尺寸起着重要作用，那么AD4134等ADC是不错的选择。由于其阻性输入和固有的滤波器特性，可以使用它们简化和优化许多设计。在许多应用中，可以省去ADC驱动器、滤波器设计的无源元件和基准电压缓冲器。

审核编辑：郭婷