强大的信号发生器输出级设计

信号发生器产生定义的电信号，其特征随时间推移。如果这些信号表现出简单的周期性波形，例如正弦波、方波或三角波，则发生器称为函数发生器。它们通常用于检查电路或组件的功能。定义的信号被施加到输入端，并在输出端连接到相应的测量设备（例如示波器）。然后，用户可以对其进行评估。过去，挑战通常包括设计输出级。本文介绍如何设计具有电压增益放大器（VGA）和电流反馈放大器（CFA）的小型廉价输出级。

典型信号发生器提供25 mV至5 V范围内的输出电压。为了驱动50 Ω或更高的负载，输出侧通常使用功能强大的分立元件、多个并联元件或昂贵的ASIC。在内部，通常有继电器允许设备在不同的放大或衰减电平之间切换，从而调整输出电平。通过对继电器进行各种增益所需的切换，在一定程度上产生了不连续的操作。简化框图如图1所示。

图1.经典信号发生器输出级的简化框图。

使用较新的放大器IC，也可以直接驱动负载，而无需任何内部继电器。从而简化了发电机输出的设计，降低了复杂性和成本。这种输出的两个主要组件是构建一个强大的输出级，该级提供高速、高电压、高电流和具有连续线性微调功能的可变放大器。

图2.带VGA的信号发生器输出级的简化框图。

首先，原始输入信号必须通过VGA放大或衰减。VGA的输出信号可以设置为与其输入信号无关的所需幅度。对于输出幅度，V外，增益为2时为10 V，例如，VGA的输出幅度必须调节至0.2 V。 不幸的是，许多VGA由于其有限的增益范围而成为瓶颈。增益范围大于45 dB的情况非常罕见。

ADI公司利用低功耗VGA AD8338实现0 dB至80 dB的可编程增益范围。因此，在理想条件下，可以为信号发生器连续编程0.5 mV至5 V之间的输出幅度，而无需额外的继电器或交换网络。通过省略这些机械部件，可以避免不连续性。由于数模转换器（DAC）和直接数字频率合成（DDS）元件通常具有差分输出，因此AD8338提供全差分接口。此外，通过灵活的输入级，输入电流中的任何不对称性都可以通过内部反馈环路进行补偿。同时，内部节点保持在1.5 V。在正常情况下，最大1.5 V输入信号在3 Ω输入电阻下产生500 mA电流。对于较高的输入幅度（例如15 V），输入引脚上需要直接具有更高的电阻。该电阻的大小应产生相同的3 mA电流。

许多商用信号发生器在 250 Ω（正弦波）负载下提供 24 mW （50 dBm） 的最大有效输出功率。然而，这对于具有更高输出功率的应用来说通常是不够的，例如，测试HF放大器或产生超声波脉冲。因此，还使用电流反馈放大器。ADA4870在±1 V电源电压下，输出侧支持17 A、幅度为20 V的驱动电流，正弦波可在高达23 MHz的满载下产生，这使其成为通用任意波形发生器的理想前端驱动器。为了优化输出信号摆幅，ADA4870的增益配置为10，因此所需的输入幅度为1.6 V。但是，由于ADA4870具有以地为参考的输入，而上游AD8338具有差分输出，因此应在两款器件之间连接一个用于差分至地参考转换的差分接收器放大器。AD8130提供270 MHz的增益带宽积（GBWP）和1090 V/μs的压摆率，非常适合本应用。AD8338的输出限制为±1 V，因此AD8130的中间增益应设计为1.6 V/V。整体电路配置如图3所示。它在 20.22 V （4 dBm） 的幅度和 39 Ω 的负载下提供 50 MHz 的带宽。

图3.分立设计的信号发生器输出级的简化电路。

通过组合高功率VGA（AD8338）、强大的CFA（ADA4870）和差分接收器放大器（AD8130），可以相对容易地构建紧凑的高功率信号发生器输出级。它通过更高的系统可靠性、更长的使用寿命和更低的成本超越了传统的输出级。

审核编辑：郭婷