基于计数器的数字电子钟的设计

 

　　数字式电子钟集成电路大都是由振荡器、分频器、计数器、译码器、LED显示器组成。译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差。

　　本设计就是研究用数字电路实现的数字电子钟，整体的电路设计就是由振荡器、分频器、计数器、译码器、LED显示器、校时电路组成。这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性，且使用寿命更长。

　　1 数字电子钟的整体设计

　　数字电子钟的基本组成有555定时器和RC构成的多谐振荡器、分频器、“时”、“分”、“秒”对应的计数器、译码显示器、校时电路，其构成框图如图1所示。

　　

 

　　2 单元电路的设计

　　振荡器是数字电子钟的核心，振荡器的稳定度及频率的准确度决定了数字电子钟的准确程度。通常选用晶振来构成振荡器电路。本文采用555构成的多谐振荡器。它是一种无稳态电路，在接通电源后，不需要外加触发信号，电路状态能够自动地不断变换，产生矩形波的输出。该电路存在两个暂稳态。电容C1在(1/3)VCC和(2/3)VCC之间充电和放电。第一个暂态是：当电源刚接通时，电源电压通过R1、R2对C1充电，充电时间为T1=(R1+R2)*C1;第二个暂态为是，电容C1通过电阻R2和放电管放电，放电时间为T2=R2*C1。所以该电路的振荡周期为T=0.7(R1+2*R2)*C1，频率F=1/T。我们可以通过改变R1、R2和C1的值得到所需的频率。该电路如图2所示。

　　

 

　　数字电子钟的时基信号是1 Hz，由555定时器产生的1 kHz的信号必须经过分频器才能获得1Hz的信号。分频器实际也是计数器，本设计中所用的分菝器有两个功能：一是产生标准1Hz的脉冲信号;二是提供校正电路的校正信号。因为74LS90是二-五-十进制计数器，所以采用三片计数器级联就可以实现上述功能，即三片级联可以获得所需的频率信号。电路图如图3所示。

　　

 

　　数字电子钟需要两个60进钊计数器分别作为“分”、“秒”计数器，还需要一个24进制计数器作“小时”计数器。60进制计数器采用一片74LS90和一片74LS161级联实现。74LS161用作“秒计数器”个位，所以将其设计成十进制计数器，这里用反馈预置法实现。即当计数器计到1001时，将74LS161的QA端和QD端，分别接至一个与非门的输入端，将与非门的输出端送至预置端LD，这样就可实现十进制计数。“秒计数器”的十位用74LS90实现，所以将其设计成六进制的计数器，用反馈清零法实现。即当计数器计到0110时，将74LS90的QB端和QC端，分别接至一个与门的输入端，将与门的输出端送至清零端R01和R02，由此实现六进制计数功能。其电路图如图4所示。

　　

 

　　本设计中24进制计数器是用两片74LS90级联实现。先将两片74LS90设置成十进制计数器，将它们级联，然后用反馈归零法实现24进翩计数。

　　译码是把给定的代码进行翻译，本设计将时、分、秒计数器输出的8421BCD码翻译为相应的十进制数，并通过显示器显示。通常显示器与译码器是配套使用的。我们选用的七段译码驱动器74LS48和共阴极数码管。

　　在计时开始时，必须和标准时间校准，这一功能由校时电路完成。该电路实现对时、分的校准。校时的原理是：给被校的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速达到标准时间。