好的，千兆以太网（1000 BASE-T）的 PCB 布线对信号完整性要求非常高（差分信号速率可达 125 MHz，包含丰富的谐波）。遵循以下要点至关重要，以确保信号质量和系统稳定性：
? 核心原则：保证差分信号对的完整性
-
严格差分对布线：
- 紧耦合： TX± 和 RX± 两对差分线必须始终保持紧密、平行布线。两条线之间的距离（线间距）在整个布线路径上应严格保持一致。
- 最小化对内长度偏差： 差分对内部两根线（TX+ 和 TX-， RX+ 和 RX-）在物理长度上必须尽可能相等。最大允许长度偏差通常建议 ≤ 5 mils (0.127 mm)。更严格的应用要求会更小。
- 蛇形走线匹配长度： 如果无法避免长度差异，需要在较短的线上进行蛇形走线（绕线）补偿。蛇形走线应遵循：
- 使用圆弧或 45° 折线，避免 90° 直角（增加阻抗不连续和辐射）。
- 蛇形线的间距（S）应 ≥ 4倍线宽（W）（即 S ≥ 4W）或 ≥ 3倍线到参考平面间距（H），取两者中较大者，以减小差分线间的串扰。
- 蛇形线段长度（L）应尽量短，满足匹配即可。
- 避免交叉和分支： 绝对禁止差分对内部两根线交叉布线或分叉。从 PHY 芯片到变压器，再到 RJ45 连接器，应作为连续的、不可分割的一对线来处理。
-
精确阻抗控制：
- 目标阻抗： 差分阻抗必须严格控制为 100 Ω ± 10%（标准要求±10%，但±5%或更优对信号质量更好）。这是最关键的参数之一。
- 叠层设计与计算： 与 PCB 板厂密切沟通，明确告知需要 100Ω 差分阻抗。使用专业的阻抗计算工具（如 SI9000）根据板厂的特定板材参数（介电常数 Er，铜厚）、层叠结构、目标线宽（W）和线间距（S）进行计算和仿真。不要凭经验猜测线宽线距。
- 参考平面连续： 差分对下方（或上方）必须有一个完整、连续的参考平面（通常是 GND 层），为信号提供低阻抗回路。绝对避免差分线跨分割（电源平面分裂区、地平面开槽等）或在参考平面不连续的区域（如密集过孔区）上方走线。 跨分割会严重破坏阻抗并导致 EMI 问题。
? 减少干扰与串扰
-
最小化串扰：
- 差分对间间距： 保持 TX 差分对和 RX 差分对之间以及与其他高速信号（如时钟、DDR、USB、视频等）之间有充足的间距。建议 ≥ 3H （H 是差分线到最近参考平面的高度）。例如，如果 H = 5 mils (0.127mm)，则最小间距应 ≥ 15 mils (0.38mm)。越大越好！
- 远离噪声源： 特别远离开关电源、晶体/振荡器、继电器、大电流走线、高速数字总线等潜在的强干扰源。
- 垂直交叉： 如果不可避免需要靠近其他信号线，尽量使其垂直交叉，而不是并行长距离走线。
-
避免锐角和突变：
- 使用圆弧或 45° 角： 所有走线拐弯处使用圆弧或 45° 折线过渡。严禁使用 90° 直角走线，这会增加寄生电容，导致阻抗突变和信号反射。
- 平滑过渡： 避免线宽、线间距的突然改变。过孔处也要注意尽量减少阻抗不连续性（见下）。
-
过孔处理：
- 最小化数量： 尽量避免过孔。如果必须使用过孔（如换层），每个差分对最好使用对称的、成对放置的过孔。
- 反焊盘与背钻： 在高速、高密度板中，对于关键的长距离换层过孔：
- 反焊盘： 在非连接层围绕过孔钻制比焊盘更大的孔（反焊盘），移除该层与过孔柱之间不必要的铜箔耦合，减少寄生电容。
- 背钻： 移除过孔柱上未连接层的多余柱体（Stub），显著减小信号路径上的容性负载和反射。这对于非常高速的信号（如 10G）通常强制要求，对于千兆建议考虑，尤其是在板较厚或信号质量要求极高时。
? 元件布局与连接
-
变压器（Magnetics / GBE PHY Transformer）布局：
- 靠近 RJ45： 网络变压器应尽可能靠近 RJ45 连接器放置。
- PHY 到变压器走线： PHY 芯片到变压器初级侧的差分对（TX±, RX±）遵循上述所有布线规则（阻抗、耦合、长度匹配）。
- 中心抽头电容： 变压器次级侧中心抽头的滤波电容必须紧靠变压器的中心抽头焊盘放置，并且电容的 GND 端通过短而粗的走线（或直接过孔）连接到变压器下方的干净地平面。
- 变压器下方地平面： 变压器下方必须保持完整的地平面（通常是初级侧地），避免在变压器下方走线或分割平面。这对于 EMI 屏蔽和信号回路至关重要。
-
RJ45 连接器：
- 带集成磁件： 优先选择自带集成网络变压器的 RJ45 连接器，简化设计和布局。
- 金属外壳接地： 如果使用带金属外壳的 RJ45（强烈推荐，用于 EMI 屏蔽），必须通过多个低阻抗路径（短粗走线、多个过孔）将金属外壳连接到机壳地（Chassis GND）。机壳地与数字地（DGND）的连接点需要仔细设计（通常通过 0Ω 电阻、电容或磁珠在单点连接）。
- ESD 防护： 在差分线进入 PHY 芯片之前（靠近连接器或变压器初级侧），通常需要放置 TVS 二极管阵列进行 ESD 防护。TVS 的选择和布局要符合数据手册要求。
-
PHY 芯片去耦：
- 电源引脚： PHY 芯片的每个电源引脚（AVDD, DVDD, VDDIO 等）都必须配有相应容值的去耦电容（通常是 100nF + 2.2uF/10uF 组合）。
- 靠近引脚放置： 去耦电容必须极其靠近其供电的电源引脚放置，优先放置在同层，使用最短、最宽的走线连接。电容的 GND 端同样要通过最短路径（过孔）直接下到地平面。
? 接地与电源
-
地平面设计：
- 完整连续： 为 PHY 芯片、变压器、去耦电容、RJ45 屏蔽壳等提供完整、低阻抗的地平面至关重要。避免在这些关键区域的地平面上开槽。
- PHY 模拟地/数字地： 仔细阅读 PHY 芯片的数据手册。有些 PHY 要求将模拟地（AGND）和数字地（DGND）在芯片下方通过一个"桥"或特定方式连接（例如使用 0Ω 电阻），然后通过多个过孔连接到主地平面。遵循芯片厂商推荐的最佳实践。
-
电源分割与隔离：
- 模拟电源（AVDD）通常需要与数字电源（DVDD）分开，并通过磁珠或 0Ω 电阻进行隔离，避免数字噪声串扰到敏感的模拟收发电路。同样，遵循芯片手册的建议。
- 电源平面也需要尽可能完整，去耦电容布局到位。
? 其他重要考虑
-
使用地过孔阵列：
- 在差分对周围、变压器周围、PHY 芯片周围、电源平面边缘等区域，均匀地多打一些接地过孔（Via Stitching），有助于提供良好的接地和屏蔽，减小环路面积，抑制 EMI。
-
表层走线 vs. 内层走线：
- 表层微带线：阻抗相对容易控制，辐射稍大。
- 内层带状线：阻抗控制稳定，对外辐射小，但需要打孔换层。
- 优先选择： 通常推荐将关键的千兆差分对走在阻抗控制良好的内层（带状线），利用上下参考平面进行屏蔽，减少辐射和外部干扰。如果必须走表层，需特别注意与其他线路的间距和可能的包地处理（但包地可能引入额外电容，需仿真）。
-
预留测试点：
- 在差分线上（通常在靠近 PHY 端），预留小型测试焊盘（如 0402 阻焊定义焊盘），便于使用差分探头进行信号质量测试（眼图等）。测试点需对称放置，避免引入额外长度偏差和不匹配。
-
设计规则检查与仿真：
- DRC： 布线完成后，使用 PCB 设计软件的电气规则检查功能，仔细检查差分对规则（间距、长度匹配、耦合间距）、线宽、过孔设置等。
- SI 仿真： 对于关键设计或首次设计，强烈建议进行信号完整性仿真（最好包含整个链路：PHY 封装模型 -> PCB 走线 -> 过孔 -> 变压器模型 -> RJ45 模型）。仿真可以预测眼图、过冲、振铃、抖动等参数，帮助优化设计，避免昂贵的改版。
? 总结关键目标：
- 100Ω 差分阻抗！（计算准确，参考平面连续）
- 差分对紧耦合、等长！（线距恒定，长度偏差 ≤ 5 mils）
- 远离干扰源！（大间距隔离）
- 参考平面完整连续！（严禁跨分割）
- 关键元件布局紧凑合理！（PHY、变压器、RJ45、去耦电容）
- 接地良好！（完整地平面、充足接地过孔）
- 电源干净！（良好去耦、适当隔离）
严格遵守这些布线要点，结合良好的布局和仿真验证，是成功设计千兆以太网接口 PCB 的基础。??
千兆以太网发展现状 千兆以太网技术优势
以太网其实是我们日常生活中都会用到的，比如大家小区里的千兆以太网等。为增进大家对以太网的了解，本文讲对千兆以太网的发展现状、千兆以太网技术优势以及千兆以太网前景予以介绍。如果你对以太网具有兴趣，不妨
2021-03-21 11:30:01
千兆以太网设计指南
本应用笔记旨在帮助客户使用Microchip的10/100/1000 Mbps以太网器件系列设计PCB。本文档提供有关PCB布线的建 议， PCB 布线是保持信号完整性和减少EMI问题的关键环节。
2023-11-21 09:48:50
千兆以太网发展现状 千兆以太网技术优势
以太网其实是我们日常生活中都会用到的，比如大家小区里的千兆以太网等。为增进大家对以太网的了解，本文讲对千兆以太网的发展现状、千兆以太网技术优势以及千兆以太网前景予以介绍。如果你对以太网具有兴趣，不妨
2023-12-08 16:40:05
简谈基于FPGA的千兆以太网设计
各不相同。千兆以太网技术作为新一代的高速以太网技术，它可以提供1Gbps的通信带宽，采用和传统10M、100M以太网同样的CSMA/CD协议、帧格式和帧长、全/半双工工作方式、流控模式以及布线系统，给用户
FPGA技术江湖
2023-06-01 18:39:46
千兆以太网发展现状_千兆以太网前景
千兆以太网是建立在基础以太网标准之上的技术。千兆以太网和大量使用的以太网与快速以太网完全兼容，并利用了原以太网标准所规定的全部技术规范，其中包括CSMA/CD协议、以太网帧、全双工、流量控制以及
2020-04-20 11:07:36
千兆以太网传输速率_千兆以太网物理层标准
千兆位以太网是一种新型高速局域网，它可以提供1Gbps的通信带宽，采用和传统10M、100M以太网同样的CSMA/CD协议、帧格式和帧长，因此可以实现在原有低速以太网基础上平滑、连续性的网络升级。只用于PointtoPoint，连接介质以光纤为主，最大传输距离已达到70km，可用于MAN的建设。
2020-04-20 10:51:08
简谈基于FPGA的千兆以太网
扎实了，后期的学习也没那么难。总之就是说难没那么难，说容易也不是那么容易。那么，言归正传，下面让我们一起来聊一聊以太网的学习。 说起以太网，大家可能就会想到百兆以太网、千兆以太网以及万兆以太网等等。局域以太网从1
2019-08-05 10:28:13
以太网技术联盟发布了800千兆位以太网的规范
以太网技术联盟（EthernetTechnologyConsortium）提出了800千兆位以太网的规范，该行业联盟包括Arista、Broadcom、Cisco、Dell、Google、Mellanox和Microsoft。
2020-05-18 16:03:22
什么是基于Xilinx FPGA的千兆以太网及E1信号？
目前，随着多媒体应用的普及，千兆位以太网已经发展成为主流网络技术。大到成千上万人的大型企业，小到几十人的中小型企业，在建设企业局域网时都会把千兆位以太网技术作为首选的高速网络技术。千兆位以太网技术甚至正在取代ATM技术，成为城域网建设的主力军。
diaoshayu
2019-10-15 07:57:39
基于FPGA的UDP千兆以太网光通信
本文介绍一个FPGA开源项目：UDP千兆以太网光通信。利用SFP接口，可以通过使用SFP转RJ45模块或者直接使用光纤进行以太网通信。
2023-08-31 11:26:42
深入剖析TLK1221千兆以太网收发器：特性、功能与设计要点
深入剖析TLK1221千兆以太网收发器：特性、功能与设计要点 在高速数据传输的今天，以太网收发器扮演着至关重要的角色。TI公司的TLK1221千兆以太网收发器凭借其出色的性能和特性，成为了众多工程师
2025-12-27 09:25:05
核心Switch/PHY芯片加持，千兆以太网交换机持续放量
也在不断演进。 为了更快速的局域网连接，千兆以太网甚至万兆以太网技术已经被应用起来，用以提供更多的总带宽，大幅减少网络拥塞并提高整体性能。 千兆以太网交换机中的交换芯片 千兆以太网交换机是指上联和下联口都
2023-09-04 00:01:00
如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信？
开发板有两路千兆以太网，通过RGMII接口连接，本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。
2024-04-28 10:44:59
千兆以太网端口的电路保护设计方案图，超全面
1000M（千兆）以太网口因其需要远距离传输且走线环境多为户外及一些复杂的电磁环境，极容易引入各种干扰，导致后端芯片的损坏、系统重启、死机等现象。1000M（千兆）以太网口的电磁兼容性能关系到
2023-07-12 17:37:50
千兆以太网转与HSPI接口相互转换的范例有没？
您好，千兆以太网转与HSPI接口相互转换的范例有没？UDP下转换带宽有多少？能否跑满千兆以太网，谢谢！
发烧友推温针
2022-06-20 06:05:46
6个万兆光口+24个千兆光口+24个千兆以太网电口机架式三层网管工业以太网交换机
+48个千兆以太网电口；（2）6个万兆光口+8个千兆光口+40个千兆以太网电口；（3）6个万兆光口+16个千兆光口+32个千兆以太网电口；（4）6个万兆光口+24个千兆光口+24个千兆以太网电口；（5）6
2023-11-21 09:11:00
1000M千兆以太网口浪涌静电保护经典方案
1000M（千兆）以太网，又叫吉比特以太网，是一个描述各种以吉比特每秒速率进行以太网帧传输技术的术语，由IEEE 802.3-2005标准定义。该标准允许通过集线器连接的半双工千兆连接，但是在市场上
2023-06-25 11:33:14
千兆以太网口静电浪涌防护方案设计
增强型防护设计方案，该方案可以实现高达 6KV 的（10/700μs-5/320μs） 浪涌防护能力。►千兆以太网POE静电浪涌保护方案，如下图： 浪涌指标：IEC61000-4-5 （10/700
langtuodianzi
2021-06-04 10:06:51
如何玩转千兆以太网？
1. 瞎扯，以太网的前世今生1995年的深秋，在PC时代的圣地--北京中关村，出现了一幅硕大的广告牌，上面写着日后成为经典的广告语：中国人离信息高速公路有多远--向北1500米！如今，被互联网泡着
xianhaizhe
2022-10-27 17:30:41
AD9574以太网 千兆以太网时钟发生器技术手册
AD9574具有多路输出时钟发生器功能，内置专用锁相环(PLL)内核，针对以太网和千兆以太网线路卡应用进行了优化。 整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列，确保实现高的网络性能。 AD9574还适合要求低相位噪声和抖动性能的其他应用。
2025-04-10 10:43:15
工商网监
