内嵌UHF ASK/FSK发射器的8位微控制器

摘要：8位CMOS微控制器rfPIC12C509AF具有TISC中央处理器、1024×12bit可编程EPROM、41字节数据RAM、8位可编程定时/计数器、看门狗定时器、5个通用I/O等电路，内嵌UHF ASK/FSK发射器的射频频率范围为310～480MHz，输出功率+2～-12dBm，ASK数据发射速率0～40Kbps，FSK数据发射速率0～20Kbps，PLL锁相。本文简要介绍rfPIC12C509AF的特性及应用电路。

1 概述

tfPIC12C509AF是Microchip公司推出的单片集成内嵌射频无线数据发射器的8位CMOS微控制器。芯片具有高性能的RISC中央处理器，33条12位字长的指令，8位字长的数据；内置4MHz RC振荡器，运行速度1μs指令周期；7个特殊功能的硬件寄存器，2级硬件堆栈，直接、间接和相对寻址方式；1024×12bit可编程EPROM，41字节数据RAM；在线串行编程（In-Circuit Serial ProgrammingTM,ICSP TM），内部RC振荡器的频率可编程校准（独立于发射器的石英晶体振荡器基准），8位可编程定时器/计数器；上电复位，看门狗定时器，低功耗睡眠模式，可编程编码保护，5个通用I/O等功能；工作电压2.5～5.5V，低拉耗睡眠模式电流0.2～4μA。内嵌的UHF ASK/FSK发射器，射频频率范围为310～480MHz，可调节的输出功率+2～12dbm，ASK数据发射速率0～40Kbps，FSK数据发射速率0～20Kbps，PLL锁相，集成的晶体振荡器和VCO电路仅需少量的外部元件。

可用于遥控无键入口（RKE）发射器、车库门开门器、遥测（轮胎压力，水、电、气表、贵重物品跟踪）、无线安防系统、无线电遥控等领域。

2 引脚排列及功能

rfPIC2C509AF采用20脚SSOP封装，各引脚功能如下。

1（VDD）：逻辑电路和I/O端品/石英振荡器输入/外部时钟输入（GPIO仅在内部RC模式，在其它振荡器模式下为OSC1）。当GPIO时TTL输入，在外部RC振荡器模式时ST输入。

3（GP4/OSC2）：双向I/O端品、石英晶体振荡器输出。在石英晶体振荡器模式连接晶振或谐振器。

4（GP3/MCLR/VPP）：输入端口/用户清除（复位）输入/编程电压输入。当构成MCLR时，此脚是低电平有效，实现器件复位。在设备进入正常的运行和编程模式时，MCLR、VPP上的电压不能超过VDD，并且能够通过软件编程改变引脚状态来唤醒睡眠状态。

5（XTAL）：发射器晶振，连接到考比慈（COPITTS）型晶体振荡器上。

6（RFENIN）：发射器和时钟输出使能，内部下拉。

7（CLKOUT）：时钟输出。

8（PS/DATAASK）：功率选择和ASK数据输入。

9（VDDRF）：发射器正电压端。

10（ANT1）：差分功率放大器的输出端连接到天线，集电极开路输出。

11（ANT2）：差分功率放大器的输出端连接到天线，集电极开路输出。

12（VSSRF）：发射器接地参考端。

13（NC）：空脚。

14（LF）：连接外部回路滤波器。VCO转换输入和充电泵输出的共用点。

15（DATAFSK）：FSK的数据输入。

16（FSKOUT）：FSK晶振的输出。

17（GP2/T0CKI）：双向I/O端口，能构成T0CKI。

18（GP1）：双向I/O端口/串口编程时钟，能通过软件编程改变引脚状态来唤醒睡眠状态。这个缓冲器在串口编程模式下为施密特触发器输入。

19（GP0）：双向I/O端口/串口编程数据，能通过软件编程改变引脚状态来唤醒睡眠状态。这个缓冲器在串口编程模式下为施密特触发器输入。

20（VSS）：逻辑电路和I/O脚的参考地。

3 基本结构和特性

rfPIC12C509AF内部结构包括一个完整的8位CMOS微控制器电路和发射器电路，以下介绍发射器电路。发射器电路方框图如图1所示。

发射器是一个完整的集成UHF ASK/FSK发射电路，由石英晶体振荡器、锁相环电路（PLL）、集电极开路的输出功率可变放大器PA（Power Amplifier）和模式控制逻辑（mode control logic）所组成。外接元件有旁路电容、晶振和PLL回路滤波器，能实现ASK和FSK的操作。

引脚VDDRF和VSSRF分别是发射器电路的电源供给端和接地端。这些电源脚与微控制器的电源供给脚VDD和VSS是相互独立的。

发射器的石英晶体振荡器是一个考比慈振荡器，提供PLL的基准频率，并且与PIC微控制器的振荡器是相互独立的。XTAL脚上接外部振荡器或AC模拟基准信号。发射频率是由晶振频率确定的，公式如下：

ftransmit=fXTAL×32

考虑到发射频率的灵活选择，最终晶振频率可能不是标准值。晶振频率最小值为9.65～15MHz，负载电容10～15pF，并联电容7pF，等价串联阻抗60Ω。

rfPIC12C509AF晶体振荡器实现ASK操作电路如图2所示。电容器C1取值22～1000pF。

rfPIC12C509AF晶体振荡器实现FSK操作电路如图3所示。电容C1和C2通过拖动晶振来实现FSK调制。当DATAFSK=1时，FSKOUT为高阻抗，只有C1对晶振起使用，发射频率为fMAX；当DATAFSK=0时，FSKOUT与VSSRF接地，电容C1和C2并联，发射频率为fMIN。选择一组理想的C1和C2值为确定中心频率和频率偏差。电容C1确定fMAX而电容C1和C2的并联值确定fMIN。

C1取值22～1000pF，C2取值47～1000pF。

发射器中心频率（fc）：fc=(fMAX+fMIN)/2

发射器频率偏差：Δf=(fMAX-fMIN)/2

石英晶体振荡器有1个四分频（Divide by 4）电路，此电路通过时钟输出（CLKOUT）引脚输出时钟。CLKOUT时钟输出信号可作为微控制器的输入或其它外围电路的稳定基准频率。注意千万不要将CLKOUT信号连接到PIC微控制器的OSC1输入端，因为PIC微控制器没有时钟信号就不能工作，此时发射器的振荡器也不能工作。这时PIC微控制器需要从外部引入时钟或经过内部RC振荡器产生时钟。当应用中需要稳定的基准频率时，可将CLKOUT脚连接到GP2/T0CKI输入上，并且使用TIMER0模块。为了使干扰信号习尽可能小，应对CLKOUT有速率限制。CLKOUT的电压幅值由在CLKOUT脚上的充电电容决定（2VPP，5pF）。

锁相环电路（PLL）由相频检波器（phase frequency detector）、充电泵（charge pump）、压控振荡器VCO（Voltage Controlled Oscillator）和固定的32分频器（fixed divide by 32）组成。引脚LF连接1个外部回路滤波器。这个回路滤波器控制PLL的动态范围和起始锁定时间。

PLL的输出给功率入大器（PA）。集电极开路输出的不同值可直接驱动闭环天线（ANT1、ANT2）或经过1个阻抗匹配网络或平衡-不平衡变换器改变成单端口输出。引脚ANT1和ANT2为集电极开路输出，必须通过负载上拉到VDDRF。

PA的差动输出应该匹配1个1kΩ的负载电阻。当匹配不合理时会导致过度的干扰和谐波辐射。发射输出功率可以通过改变PS/DATAASK脚的电压调节成+2～-12dBm中的6个等分值。

在FSK的操作中，PS/DATAASK脚只能作为功率选择脚（PS）使用。1个20μA的内部电流源输出电流流入PS/DATAASK脚，通过电阻R2产生一个电压降，作为功率控制电压（VPS）控制发射输出功率。VPS控制PA的偏置电流，高的发射功率需要较大的偏置电流。

为了实现ASK操作，PA/DATAASK脚的功能是控制功率放大器PA导通或关断。分压网络上的R1和R2是为了确定VPS，以达到选择发射器输出功率的目的。假如要得到最大发射器输出功率，可以把引脚GP0和PA/DATAASK直接连接起来。

逻辑控制模引式脚RFENIN控制着发射器的操作。当RFENIN=1时，发射器和CLKOUT在工作模式；当RFENIN=0时，发射器和CLKOUT进入待机模式。在待机模式时，发射机产生很小的电流。REFNIN脚在内部有1个下拉电阻。

4 应用电路

一个FSK的应用电路如图4所示，工作频率433.92MHz，输出功率+2dBm。电路可根据控制输入信号发射微控制器内的数据。

设计印制电路板时应注意：需要提供1个低阻抗电源和最小噪声辐射的地线。要求使用双面PCB板，并把地线平面放在底层以减少无线电的辐射和串扰；旁路电容应尽量靠近每个电源引脚VDD和VDDRF；用1个单独的PCB通孔接连VSS和VSSRF，千万不要把PCB通孔与复俣地线相连；为减少电路中的分布电容，应避免平行线路的出现；线路应越短越好；为防止耦合，应独立其各组成部分；使用接地线使各信号隔离；用地线来屏蔽时钟输出线，隔离CLKOUT信号和减少耦合；回路滤波器的组成部分尽可能放在离LF脚近的地方，并保持线路尽可能短；发射天线可印制在PCB上。