边界扫描测试技术在硬件实验中的应用

本文提出将广泛用于测试领域的边界扫描技术应用在基于FPGA的计算机硬件实验课程
中，利用边界扫描技术解决FPGA的配置和测试两大关键问题。在PC机上编写边界扫描主控器的C语言代码，驱动计算机并口对FPGA的TAP引脚进行控制，验证了使用边界扫描方法的正确性。
计算机硬件实验包括数字逻辑电路设计，计算机组成原理实验，微机接口实验等，是计算机专业课程结构中非常重要的一部分。近年来，FPGA（现场可编程门阵列）的使用和使用VHDL 进行硬件设计快速增长, FPGA 可以无限次重复编程，只需要配置新的位流文件，就可以更新它的逻辑功能，这一特性给电路设计注入了新的活力，解决了过去计算机硬件实验系统中实验电路无法改变的弊端,使得FPGA 成为极具潜力的教学工具。在基于FPGA 的实验方式下，教师可以根据教学需要方便地更新实验要求，学生们能够自由地进行硬件结构设计，实验的灵活性大大提升。
目前基于FPGA（或CPLD）的计算机硬件实验仪器大致有以下三种情况：（1）为目标FPGA配备一台逻辑分析仪，这种方法速度快，功能强大，但是逻辑分析仪售价昂贵；（2）采用将FPGA的外围引脚与开关、发光二极管等元件固定焊接，在电路设计中，将核心电路的输入输出端口约束到与开关、发光二极管相连接的引脚上，通过拨动开关和观察发光二极管来验证自己的设计，这种方法简单直观，但是开关等元件被学生经常拨动容易损坏带来维修的问题，而且电路固定后，设计受到约束；（3）采用单片机联合额外的可编程芯片对实验用的FPGA进行控制和数据采集，采集结果返回给客户端，在目标器件引脚十分密集的情况下，这种办法FPGA与数据采集芯片之间的线路焊接非常麻烦，并且额外的器件带来额外的成本。
本文独创性地提出将广泛用于测试领域的边界扫描技术应用在基于FPGA 的计算机硬件实验当中,这种方法简单、稳定、经济。边界扫描技术是联合测试行动组（JTAG）面对日益复杂的IC 器件和电路板，而提出的一种可测性设计方法，1990 年，IEEE 接纳该技术形成了IEEE1149.1 标准。边界扫描技术通过在芯片边缘加入边界扫描寄存器的方法，使得器件的引脚以及内核具有可测可控性，并且复杂的测试过程通过仅仅四个测试存取端口（TAP）来控制。
实验室常用的FPGA（或CPLD）都支持边界扫描标准，在边界扫描方式下，计算机硬件实验系统从结构上看，只需要引出FPGA的四个边界扫描专用引脚，不需要额外的电路，简化了实验仪的设计，使电路板的制作费用大大降低，节约了开发成本。并且对于所有符合边界扫描标准的FPGA，配置和测试操作都可以通过同样的四线接口来传送，更换实验器件由原先的十分繁琐变得非常方便，大大增强了所设计实验系统的通用性。