CMOS技术设计低压差线性稳压器的详细资料概述

　　随着电子产业的高速发展，集成电路的规模日益增加，电源管理技术的重要性在电子行业发展中成为一大焦点。低压差线性稳压器（LDO）以自身的优点结构简单、面积小、高电源抑制比和低功耗等，成为纳米工艺VLSI供电的主要方式。目前，超大规模集成电路的电源配电网络（PDN）处于分布式稳压器阶段，LDO成为其核心电路，然而，随着电路规模的越来越大，PDN网络作为LDO的负载，其变化对于LDO输出的稳定性有着非常大的影响，进而影响整个电源管理网络的可靠性。因此，在提高系统稳定性的同时，保证快速的负载瞬态响应成为了LDO设计的重点和难点。

　　本文设计的具有快速响应特性的LDO是基于分布式LDO的PDN可靠性研究国家部委项目背景。分析了LDO电路的基本结构和工作原理，设计了一个具有快速响应特性的LDO电路，包括电压基准电路、误差放大器电路、缓冲器瞬态增强电路、功率调整管以及反馈回路五个电路模块，重点改进了LDO系统的稳定性和瞬态特性。在SMIC65nm CMOS工艺下，通过仿真验证，设计的电路达到指标要求。

　　在LDO设计中采用了优化的阻抗衰减缓冲器来驱动功率调整管。通过动态偏置并联反馈来降低输出阻抗，增强对功率管栅极的驱动能力，有效提高了LDO的瞬态特性。使用插入优化的阻抗衰减缓冲器，将低频极点分裂为两个高频极点，简化了系统的稳定性补偿方法，增强了LDO系统的稳定性。同时采用电流缓冲器对LDO进行稳定性补偿，使电路在整个负载电流范围内保持稳定。本文设计的LDO增加了瞬态增强电路，对于输出电压的跳变通过瞬态增强电路对功率管栅极充电或者放电，使得输出电压快速稳定下来。采用电流求和结构设计了参考电压为0.8V的基准电压电路，并且增加了抑制电源噪声电路，具有良好的温度系数和较高的电源抑制比。采用折叠式共源共栅放大器对基准电压和采样反馈电压进行压差比较放大。此结构的高增益特性有助于提高LDO的电源抑制比和负载调整率。最后对LDO系统进行版图设计。

　　本文采用cadence工具对LDO进行电路设计，Spectre进行电路模块和系统的仿真，设计的LDO电路基于SMIC65nm CMOS工艺设计与实现。仿真结果表明，本文设计的快速响应的LDO电路输入电压为1.4V-l.8V，输出电压稳定在1.2V，最大负载电流为100mA，最低压差小于200mV。负载调整率约为0.0099mV/mA。当负载电流100uA和100mA之间切换时，输出电压过冲和下冲幅度在5mV以内，并且能够在5us以内稳定在0.34%的精度范围，具有良好的瞬态特性和系统稳定性。