低压差稳压器(LDO)电路设计

有几种专门为LDO（低压差）稳压器设计的集成电路芯片。使用标准运算放大器和分立元件构建 LDO 是一种替代方案。这是LDO电路的一种设计：

这里有一些选择组件值的指南：

选择D1是为了获得最佳性能，开关过渡曲线越尖锐越好。有人说5,6V齐纳二极管比其他电压具有更好的稳压能力。但实际上您可以使用低于预期最小输出电压的任何电压。输出电压为Vd(R4+R3)/R3，其中Vd是齐纳二极管D1的电压。

R1 的选择应确保 D1 的准确电压在输入电源范围变化上的漂移最小。查看 D1 数据表。 R1通常并不重要，可以使用较大的值来节省电流损耗。

R3和R4用于设置预期的输出电压，并且选择尽可能大的值以节省电流损耗，但应远小于运算放大器的输入阻抗。

选择 Q1 是为了实现最低的 Vce 压降，从而实现最佳性能、更高的增益 (hFe)，并且集电极电流必须能够处理预期的最大负载电流。

如果稳压器需要调节低压源，则 Q2 必须具有低压降 Vce，但如果输入电源电压较高，则Q2 的 Vce 压降并不那么重要。

可以选择 R2 以确保 Q2 始终“导通”，即使在稳压器空载时也是如此。只需记住，R2 两端的电压与 Q1 的 Vbe 相同，您可以设置 R2 的值，以将 Q2 的电流 Ice 设置为 Q2 的 Ibe/Ice 曲线的最佳值。

选择运算放大器 A1 以获得最佳高增益、最高输入阻抗。 A1 最重要的特性是输出摆幅应能够降至 Q2 Vbe 开启点以下。