LVDS高速数据传输设计及其在SAR处理机中的应用

针对LVDS高速数据传输，本文分析并比较了三种有效的传输方案。结合这些方案的
特点和合成孔径雷达成像的需求，本文实现了使用高速时钟采样进行同步接收的LVDS传输方案。该方案有效地解决了在LVDS传输中时钟不连续，没有数传控制信号, 和传输数据没有特定帧结构用于数据同步的问题。文中使用FPGA实现了该方案并完成了传输试验。结果表明,该传输系统在3m长的传输距离上可稳定地传输100MBps的数字信号。
关键词： 合成孔径雷达，低电压差分传输，现场可编程门阵列，同步
在合成孔径雷达(Synthesis Aperture Radar，简写为SAR)成像处理系统中，大量通道接
收机的输出信号经A/D 变换后需要通过高速数据总线送给SAR 处理机。因此，高速数据总线及其互联网络是决定SAR 处理系统性能的关键因素之一[1]。数据总线有并行和串行两类，并行数据总线引线多，布线困难，且难以为具有一定传输距离的设备间的互联提供高速可靠的传输。低电压差分信号（Low Voltage Differential Signaling，简写为LVDS）是一种用低摆幅的差分电压串行传输信号的技术。这种信号能在差分PCB 导线对或平衡电缆上以几百Mbps 甚至上Gbps 的速率传输，具有低电压、低辐射、低功耗、低成本和可内含时钟等优点[2]，尤其适用于对传输距离有要求的设备间高速数据传输。但是，LVDS 只定义了信号电气规范，作为一个完整的数据通信规范还需要相应的数据传输控制。为了解决这个问题，本文了给出了三种有效的利用LVDS 进行高速数据传输的方案并进行了分析比较。文中参考这些方案的特点，结合SAR 处理系统的需求，给出了一种用现场可编程门阵列(Field Programmable Gate Array, 简写为FPGA)实现的LVDS 接口方案，并完成了相应的测试。