海思主控芯片与涉及接口、协议介绍

　　Hi3511是一款基于ARM9处理器内核以及视频硬件加速引擎的高性能通信媒体处理

　　器，具有高集成、可编程、支持MPEG-4 AVC/H.264和MJPEG等多协议的优点，可广

　　泛应用于实时视频通信、数字图像监控等领域。

　　CPU内核ARM926EJ-S ，16KB指令Cache和16KB 数据Cache内嵌2KB指令紧耦合存储器 哈佛结构的32位RISC处理器 内置MMU，

　　支持多种开放式操作系统 工作频率可达到264MHz视频编解码H.264 Main Profile@Level3.0编解码H.264 Baseline Profile@Level3.0 编解码

　　MJPEG/JPEG Baseline编解码 视频处理性能 双码流编码（H.264/MJPEG） 具备320fps@CIF编解码能力

　　主码流编解码90fps@D1+子码流编码90fps@QCIF 支持1.3M pixels@30fps~3M pixels@5fps支持JPEG抓拍3M Pixels@5fps

　　CBR/VBR码率控制，32kbit/s～20Mbit/s 图形处理De-interlace 前处理视频、图形缩放4个区域的前处理OSD叠加4层视频后处理OSD硬件图像叠加

　　对比度拉升、色彩增强4个区域的视频遮挡宏块级的SAD、MV信息输出，支持SPI主从接口、GPIO接口SDIO2.0接口USB 1.1 Host接口、USB 2.0 OTG

　　接口1个MII接口，支持10/100 Mbit/s网络扩展支持RTC，RTC可独立供电外部存储器接口DDR2 SDRAM接口-32/16 bit数据位宽-最大支持512MByte

　　NOR Flash接口-8 bit数据位宽-2个片选，每个片选最大支持32MByteSDK提供基于Linux SDK包提供H.264的高性能PC解码库芯片物理规格功耗-600mW典型功耗

　　支持多级省电模式工作电压-内核电压：1.2V-IO电压：3.3V，容限电压为5V-DDR2 DRAM接口电压：1.8V封装-441 pin TFBGA封装-0.8mm管脚间距，19mm×19mm

　　灵活的运动侦测空域、时域去噪音频编解码可以通过ARM内核实现多种音频、语音编解码功能最多16路音频实时编码支持双向语音对讲安全引擎

　　硬件实现AES/DES/3DES多种加解密算法数字水印技术视频接口输入：-2路BT.656/601 YCrCb 4:2：2，8bit，54MHz-1路SMPTE296M 720P高清接口，Y/C 4:2：2，16bit

　　CCD和CMOS数字接口输出：-1路BT.656 YCrCb 4:2：2， 8 bits音频接口2个I2S音频接口8/16/32位采样位宽，采样率可配置（4KHz～48KHz）