电源纹波超出要求了应该如何解决

　　弱弱的问下大家，如果一个板子没有经过仿真只凭借设计工程师的经验完成了设计，板子加工贴片后测试发现电源纹波超过了要求，你们下一步会做什么？只有再重新设计然后投板回来再测试看看这一条路吗？文章的一开始肯定是循例说一些理论知识（干货），既然本文的内容是讲电源纹波噪声的，我们在 SI 领域上就必定会提到一个专业名词，那就是下面这个词了。

　　PDN，power delivery network，江湖人称电源分配网络，从字面的意思来理解，实际上它是一个泛指，指的是 PCB 或者系统上的电源网络。而在我们 SI 领域中赋予了新的含义，它指的是我们仿真概念中的 PDN 阻抗，也就是电源网络的频域阻抗。下图是高速先生在多个场合都反复用过的一张图了。

　　弱弱的问下大家，如果一个板子没有经过仿真只凭借设计工程师的经验完成了设计，板子加工贴片后测试发现电源纹波超过了要求，你们下一步会做什么？只有再重新设计然后投板回来再测试看看这一条路吗？文章的一开始肯定是循例说一些理论知识（干货），既然本文的内容是讲电源纹波噪声的，我们在 SI 领域上就必定会提到一个专业名词，那就是下面这个词了。

　　PDN，power delivery network，江湖人称电源分配网络，从字面的意思来理解，实际上它是一个泛指，指的是 PCB 或者系统上的电源网络。而在我们 SI 领域中赋予了新的含义，它指的是我们仿真概念中的 PDN 阻抗，也就是电源网络的频域阻抗。下图是高速先生在多个场合都反复用过的一张图了。

　　我们知道，从电源芯片到负载芯片，其实电源网络会经过几个典型的地方。首先是从电源芯片出发，会经过电源芯片的封装，然后电源网络进入到 PCB 板上，PCB 板上我们都会放置大大小小的电容，然后去到我们负载芯片的 pin。对！只是 pin，并不是真正的负载位置，因为芯片是要进行封装的，从 pin 到 die 还要经过芯片的封装，封装会有电感的产生，电源网络只有经历了这重重的考验才能顺利达到真正的负载接收端。所以电源网络在整段路径都需要特定的电容才能进行滤波，例如在电源输出端需要 bulk 电容，PCB 上需要小点的电容，在芯片封装里面严格来说还需要更小的电容，终于通过 die 内的强力电容完成任务。值得一提的是，不同区域的电容其实它们只能去管到属于自己的那个频段而已哈！上面的关于 PDN 阻抗的原理，虽然高速先生已经多次提起了，但是只要能再让粉丝们熟记的话，我们是愿意重复再重复的哈。好，上面快速的讲完原理之后，我们正式进入了这个案例。我们 SI 工程师和硬件测试工程师对于电源噪声的理解其实是有不同的侧重点的。我们更多喜欢在频域的角度去分析，例如上面所说的 PDN 阻抗，而硬件测试工程师则喜欢时域的仿真，也就是我们所说的纹波，一般用示波器进行测量。这个差异是由很多因素决定的，这里不再展开了。