锁相环常见问题解答

锁相环常见问题解答:1 AD公司锁相环产品概述
2 PLL主要技术指标
21 相位噪声
22 参考杂散
23 锁定时间
3 应用中常见问题
31 PLL芯片接口相关问题
311 参考晶振有哪些要求我该如何选择参考源
312 请详细解释一下控制时序，电平及要求。
313 控制多片PLL芯片时，串行控制线是否可以复用
314 请简要介绍一下环路滤波器参数的设置
315 环路滤波器采用有源滤波器还是无源滤波器
316 PLL对于VCO有什么要求以及如何设计VCO输出功率分配器
317 如何设置电荷泵的极性v
318 锁定指示电路如何设计v
319 PLL对射频输入信号有什么要求
3110 PLL芯片对电源的要求有哪些
3111 内部集成了VCO的ADF4360-，其VCO中心频率如何设定
32 PLL芯片性能相关问题
321 锁相环输出的谐波
322 锁相环系统的相位噪声来源有哪些减小相位噪声的措施有哪些
323 为何我测出的相位噪声性能低于ADSmPLL仿真预期值?
324 锁相环锁定时间取决于哪些因素如何加速锁定
325 为何我的锁相环在做高低温试验的时候，出现频率失锁
326 非跳频（单频）应用中，最高的鉴相频率有什么限制
327 频繁地开关锁相环芯片的电源会对锁相环有何影响
33 PLL的调试步骤
34 为您的设计选择合适的PLL芯片v
341 评价PLL频率合成器噪声性能的依据是什么v
342 小数分频的锁相环杂散的分布规律是什么v
343 到底用小数分频好还是整数分频好v
344 AD提供的锁相环仿真工具ADSmPLL支持哪些芯片，有什么优点v
35 PLL的几个特殊应用
351 分频 – 获得高精度时钟参考源
352 PLL，VCO闭环调制，短程无线发射芯片
353 PLL，VCO开环调制
354 解调
355 时钟净化----时钟抖动（jtter）更小
356 时钟恢复（Clock Recovery）