如何使用FPGA实现多通道高速CMOS图像采集系统的设计

　　基于图像采集系统高速、大容量的特点，提出了一种以FPGA芯片为核心处理器件的CMOS图像传感器数据采集系统的设计方案。系统将模块化结构设计、LVDS与乒乓存储等多项技术应用于设计过程中，保证了数据采集和传输的实时性。详细介绍了图像采集、数据传输、时序控制和数据解串等模块的工作原理及实现方法。实际应用证明，该系统实现了对数据量达590MPix—els／s的图像序列的数据采集、传输和存储。大大方便了后续图像处理电路的设计与实现。

　　近年来，越来越多的高速图像采集系统采用CMOS图像传感器作为图像采集器件。随着集成电路设计技术和工艺水平的提高，CMOS图像传感器像素单元的数量和采集速度不断增大，单位时|’日J内图像传感器采集的图像数据量成倍的增加，因此对于整个高速图像采集系统的数据传输、控制和处理等都提出了更高的要求lII。目前情况下，传统的单通道数据传输方式和单片机实现的系统控制和处理功能已经远远无法满足高速图像采集系统的设计要求，必须采用新的数据传输方式和设计方法来实现图像采集、传输和存储功能。

　　本文设计了一种以FPGA芯片为核心处理器件的多通道高速CMOS图像采集系统，将LVDS技术和乒乓技术应用于图像数据传输和存储过程中，大大提高了整个系统的图像采集速度和实时性。

　　FPGA作为多通道高速CMOS图像采集系统的核心器件，主要负责整个系统各个器件之间的通讯和逻辑控制功能。图2所示为FPGA的逻辑电路结构图。串行的数字图像数据经过串行数据解串模块转化成为并行图像数据，再通过输入FIFO，以乒乓控制的方式存入SDRAM中。当ADSP TS201S需要时，图像数据通过输出FIFO和接口模块输出。图像传感器时序控制模块主要是提供图像传感器工作所需的各种时序和驱动信号。SPI接口模块将传感器扫描的初始地址发送给传感器的内部寄存器。A／D时钟控制模块主要是控制MD转换器和差分放大器的时钟，使MD转换器和差分放大器的转换速率与图像传感器的采集速率同步。