基于FPGA 的TDI－CCD 时序电路的设计

为解决TDI-CCD 作为遥感相机的图像传感器在使用中所面临的时序电路设计问题，
文中较为详细地介绍了TDI-CCD 的结构和工作原理，并根据工程项目所使用的ILE2
TDI-CCD 的特性，设计了一种基于现场可编程门阵列 (FPGA) 的TDI-CCD 时序电路，其
驱动时序使用标准的硬件描述语言VHDL 编写，时序仿真的波形效果相当理想。工程应用的结果表明，该设计具有一定的先进性和实用性。
关键词：FPGA ；VHDL；图像传感器
1 引言
CCD(Charge Coupled Devices)，即电荷耦合器件，它是20 世纪70 年代初发展起来的新型半导体集成光电器件,是美国贝尔实验室的W.S.Boyle 和G.E.Smith 于1970 年首先提出来的【1】。30 年来, CCD 的研究取得了惊人的进步,已成为现代光电子学和现代测量技术中最活跃、最富有成果的新兴领域之一。尤其是在摄像方面的应用, CCD 图像传感器具有体积小、重量轻、功耗小等优点,在分辨率、动态范围、灵敏度、实时传输和自扫描等方面的优越性也是其它摄像器件无法比拟的。而在CCD 的使用中，不同型号的CCD 器件的驱动时序不同，因此
快速、方便地设计出CCD 的时序电路成为应用技术中的关键【2】。
2 TDI-CCD 器件结构、工作原理及特性
TDI (Time Delay and Integration)是一种扫描方式,它是一项能够增加线扫描传感器灵敏度的技术。TDI-CCD 的结构像一个长方形的面阵CCD，但从功能上说它是一个线阵CCD。其工作过程是基于对同一目标多次曝光，通过延时积分的方法，以增加等效积分时间，增强光能的收集。它的列数是一行的像元数，行数为延迟积分的级数M。工作原理如下：某一行上的第一个像元在第一个曝光积分周期内收集到的信号电荷并不直接输出，而是与同列第二个像元在第二个积分周期内收集到的信号电荷相加，相加后的电荷移向第三行…… CCD 最后一行第M 行的像元收集到的信号电荷与前面（M-1）次收集到的信号电荷累加后转移到输出移位寄存器中，按普通线阵CCD 的输出方式进行读出。由此可见，CCD 输出信号的幅度是M 个像元积分电荷的累加，即相当于一个像元的M 倍积分周期所收集到的信号电荷，
输出幅度扩大了M 倍。在TDI-CCD 中，根据不同的应用背景，积分级数M 可设计为6，
12，24，48，96 等可调。由于TDI-CCD 的曝光时间与使用的TDI 级数成比例，通过改变
TDI 级数，即改变了可见光CCD 的曝光时间。因此，可见光TDI-CCD 用于成像系统，在不改变帧频的情况下，通过改变TDI 级数，可以在不同的照度下正常工作，这是非常有义的。随着TDI 级数增加，信号随TDI 级数M 成线性增加，而噪声随TDI 级数成平方根增加，TDI-CCD 的信噪比(SNR)可以增加 倍。TDI-CCD 另一个特点是通过多次曝光可减少像元间响应不均匀和固定图形噪声的影响。基于以上特点，TDI-CCD 在航天、航空等领域有着非常广泛的用途。在航空和航天遥感上，传输型TDI-CCD 遥感相机是当前世界上技术最先进、性能最优越的新一代的遥感相机。