浙江大學余老師SI教材高速电路设计

　　板级高速电路设计主要包括以下几个方面：

　　1. 高速的FPGA设计

　　如FPGA输入、输出时序的约束、管脚分配、I/O Buffer 选择等，另外目前很多高端的FPGA都集成了高速的SERDES以及高速总线接口需要FPGA和PCB协同设计。

　　2. 复杂的高速PCB设计

　　如器件封装选择、板材的选择、叠层设计、芯片之间互连的拓扑方案确定、时序设计、端接措施等方面。

　　3. 高达数GHz的高速串行总线的设计

　　随着对总线带宽和速度的要求越来越高，出现了高速串行总线，主要应用在板间互连、乃至机框系统互连。

　　4. 数/模混合电路设计以及电源系统设计

　　着速度的越来越高，高速电路设计也越来越富有挑战性，主要面对如下几方面的

　　挑战：

　　1. 复杂高速硬件系统设计的快速收敛

　　通信行业激烈的市场竞争要求产品的开发周期越来越短，成本越低越好，因此需要减少设计的反复次数，尽量做到“right the first time”，从而缩短研发周期降低成本。

　　2. 严格的整机可靠性指标：EMC/EMI、ESD、环境试验等

　　国际和国内标准都对可靠性指标制定了相应的标准，可以说满足EMC、安规等要求也是打开国际市场的“钥匙”之一。随着系统和单板的日益复杂，那么以往的解决可靠性问题的手段（即往往在产品基本完成之后才想起进行可靠性实验，并修修补补试图通过可靠性实验）显然已经无法满足时间和成本的要求。为了达到可靠性要求，必须严格控制产品开发的各个环节，如将信号完整性分析纳入系统划分规划阶段以有效保证可靠性指标。

　　3. 功能实现的基础上，性能指标的竞争是关键。

　　功能的实现不代表性能可以提高上去。如何让器件发挥最大的性能，也成为高速设计的重点。设计水平的竞争已从功能实现转向性能指标。

　　4. 现代通信系统的复杂性不断上升。

　　高速、高密度、高集成度、数模混合电路，甚至有ASIC、FPGA等自研芯片在同一个系统中工作，同时又要保证系统的稳定，这些都使得现代通信系统越来越复杂。

　　整体设计水平的提高。