完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
DRA71x处理器提供538球，17×17毫米，0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel™阵列（VCA）技术，球栅阵列（BGA）封装。
该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”），DRA74x“Jacinto”提供全面的可扩展性6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器，包括图形，语音，HMI，多媒体和智能手机投影模式功能。
可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系统软件的复杂性。
此外，TI还为Arm提供了一整套开发工具， DSP，包括C编译器和用于查看源代码执行的调试接口。
所有设备都提供加密加速。高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息，请联系您的TI代表。
DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准。
该器件具有简化的电源轨道映射可实现更低成本的PMIC解决方案。
DRA71x处理器采用538球，17×17 mm，0.65 mm球间距（0.8 mm间距规则可用于信号）通道™阵列（VCA）技术，球栅阵列（BGA）封装。
该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x提供全面的可扩展性（“ Jacinto 6EP“和”Jacinto 6 Ex“），DRA74x”Jacinto 6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器，包括图形，语音，HMI，多媒体和智能手机投影模式功能。
可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系统软件的复杂性。
此外，TI还为Arm和DSP提供了一整套开发工具，包括C编译器和用于查看源代码执行的调试接口。
所有设备都提供加密加速。所有其他受支持的安全功能，包括对安全启动，调试安全性和对可信执行环境的支持的支持，都可在高安全性（HS）设备上使用。有关HS器件的更多信息，请联系您的TI代表。
DRA71x Jacinto 6Entry处理器系列符合AEC-Q100标准。
器件功能简化了电源轨映射可实现更低成本的PMIC解决方案。
所有商标均为该物业他们各自的所有者。
| Arm MHz (Max.) |
| Graphics Acceleration |
| Display Options |
| Hardware Accelerators |
| EMIF |
| DRAM |
| Other On-Chip Memory |
| EMAC |
| Video Input Ports |
| Serial I/O |
| MMC/SD |
| PCIe |
| USB |
| McASP |
| Security Enabler |
| DRA710 |
|---|
| 600 |
| 1 2D |
| 1 HDMI OUT 2 LCD OUT |
| 1 Image Video Accelerator 2 Viterbi Decoder 1 Audio Tracking Logic |
| 1 32-bit |
| DDR3-1066 DDR3L-1066 |
| 512 KB |
| 10/100/1000 2-port 1Gb switch |
| 4 |
| CAN I2C SPI UART USB |
| 1x SDIO 4b 1x SDIO 8b 1x UHSI 4b 1x eMMC 8b |
| 2 PCIe Gen2 |
| 1 USB3.0 2 USB2.0 |
| 8 |
| Cryptographic acceleration Debug security Device identity Secure boot Secure storage Trusted execution environment |
关注我们的微信
下载发烧友APP
机器人发烧友
