完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
TMS320C64x ?? DSP(包括SM320C6414-EP,SM320C6415-EP和SM320C6416-EP器件)是TMS320C6000中性能最高的定点DSP产品。 DSP平台。 SM320C64x ?? (C64x ??)设备是基于第二代高性能,先进的VelociTI ??德州仪器(TI)开发的超长指令字(VLIW)架构(VelociTI.2 ??),使这些DSP成为多通道和多功能应用的绝佳选择。 C64x ??是C6000的代码兼容成员?? DSP平台。
C64x器件在500 MHz时钟频率下具有高达4000万条指令/秒(MIPS)的性能,可为高性能DSP编程挑战提供经济高效的解决方案。 C64x DSP具有高速控制器的操作灵活性和阵列处理器的数字功能。 C64x DSP内核处理器有64个32位字长的通用寄存器和8个高度独立的功能单元?? 2个乘法器用于32位结果和6个算术逻辑单元(ALU)??使用VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新指令,以加速关键应用程序的性能并扩展VelociTI架构的并行性。 C64x每周期可产生4个32位乘法累加(MAC),总计每秒2400万MAC(MMACS),或每周期8个8位MAC,总计4800 MMACS。 C64x DSP还具有特定于应用的硬件逻辑,片上存储器以及与其他C6000 DSP平台器件类似的其他片上外设。
C6416器件具有两个高性能嵌入式协处理器[Viterbi]解码器协处理器(VCP)和turbo解码器协处理器(TCP)],可显着加速芯片上的信道解码操作。在CPU时钟4分频下运行的VCP可以解码超过500个7.95-Kbps自适应多速率(AMR)(K = 9,R = 1/3)语音信道。 VCP支持约束长度K = 5,6,7,8和9,速率R = 1 /2,1 /3和1/4,以及灵活多项式,同时产生硬判决或软判决。以CPU时钟2分频运行的TCP可以解码多达36个384-Kbps或6个2-Mbps turbo编码信道(假设迭代)。 TCP实现max * log-map算法,旨在支持第三代合作伙伴计划(3GPP和3GPP2)所需的所有多项式和速率,具有完全可编程帧长度和turbo交织器。解码参数(例如迭代次数和停止标准)也是可编程的。 VCP /TCP与CPU之间的通信通过EDMA控制器进行。
C64x采用基于缓存的两级架构,具有强大而多样的外设集。 1级程序(L1P)高速缓存是128K位直接映射高速缓存,1级数据(L1D)高速缓存是128K位2路组关联高速缓存。 2级存储器/高速缓存(L2)由在程序和数据空间之间共享的8M位存储器空间组成。 L2内存可以配置为映射内存或缓存(最多256K字节)和映射内存的组合。外设集包括3个多通道缓冲串行端口(McBSP),一个8位通用测试和操作PHY接口,用于异步传输模式(ATM)从器件(UTOPIA从器件)端口(仅限C6415 /C6416),3个32位通用定时器,用户可配置的16位或32位主机端口接口(HPI16 /HPI32),外围组件互连(PCI)(仅限C6415 /C6416),通用输入/输出端口(GPIO)16 GPIO引脚和两个无胶外部存储器接口(64位EMIFA和16位EMIFB),两者都能够连接到同步和异步存储器和外设。
C64x有一套完整的开发工具,包括具有C64x特定增强功能的高级C编译器,用于简化编程和调度的程序集优化器,以及Windows?调试器接口,用于查看源代码执行。(3) (4)
(1) IEEE Std 1149.1-1990标准测试访问端口和边界扫描架构
(2) S-Version目前仅适用于C6415。可根据要求提供其他定制温度范围。
(3)在本文档的其余部分中,SM320C6414-EP,SM320C6415-EP和SM320C6416-EP被称为SM320C64x或C64x,它们是通用的,具体而言,它们是完整的设备部件号分别使用或缩写为C6414,C6415或C6416。
(4)这些C64x器件有两个EMIF(64位EMIFA和16位EMIFB)。信号名称前面的前缀“A”表示它是EMIFA信号,而信号名称前面的前缀“B”表示它是EMIFB信号。在本文档的其余部分中,在通用的EMIF讨论区域中,可以从信号名称中省略前缀“A”或“B”。
|
---|
|
|
|
|
|
|
|
|
---|
|
|
|
|
-55 to 105 |
|